Я бы тоже отговорил автора от 3000-ой серии в пользу MAXII.
Посмотрите MAXII-240 и 570 - они совместимы по выводам питания и отличаются на пару-тройку ножек IO. Если использовать только одинаковые выводы, то не будет проблем с переходом на 570-ую в случае нехватки 240-ой.
Незаменимый плюс МАКС2 это возможность задать входам функцию тригера Шмитта, что пойдёт только на пользу при организации интерфейсов связи. Да и флэш там на борту - можно программно прошивать описание модулей и датчиков, реализованных на плате.

И по поводу генератора. На МАКС2 вполне можно сделать на 1 резисторе и 1 конденсаторе. Неплохо реализуется и стандартный на кварце. Но Вы посмотрите - нельзя ли использовать для этой цели тактовый сигнал SPI?!

А вот с частотными дачиками (счётчиками импульсов) существует типовая проблема - приход счётного импульса в момент доступа к данным счётчика. Эту ситуацию надо иметь в виду и грамотно разрулить ещё до проектирования, т.е. на этапе алгоритма.

И по поводу генератора. На МАКС2 вполне можно сделать на 1 резисторе и 1 конденсаторе. Неплохо реализуется и стандартный на кварце. Но Вы посмотрите - нельзя ли использовать для этой цели тактовый сигнал SPI?!

Oscillator
OSC_ENA, one of the input signals in the UFM block, is used to enable the
oscillator signal to output through the OSC output port. You can use this
OSC output port to connect with the interface logic in the logic array. It can
be routed through the logic array and fed back as an input clock for the
address register (ARCLK) and the data register (DRCLK). The output
frequency of the OSC port is one-fourth that of the oscillator frequency. As
a result, the frequency range of the OSC port is 4.8 to 8.4 MHz. The
maximum clock frequency accepted by ARCLK and DRCLK is 10 MHz.
When the OSC_ENA input signal is asserted, the oscillator is enabled and
the output is routed to the logic array through the OSC output. When the
OSC_ENA is set low, the OSC output drives constant low. The routing
delay from the OSC port of the UFM block to OSC output pin depends on
placement. You can analyze this delay using the Quartus II timing
analyzer.
The internal oscillator has a frequency range from 19.2 to 33.6 MHz. The
only time the internal oscillator enables itself is during download or for
ISC mode. At all other times or if the UFM is not used, the oscillator is not
running. In UFM user mode, it is up to the OSC_ENA signal to enable the
oscillator. The internal oscillator does not need to toggle during read
operations. However, this oscillator must be enabled for program or erase
sequences. OSC_ENA can be tied low if you are not issuing any PROGRAM
or ERASE commands.

*The oscillator frequency range is preliminary and subject to
change. Contact Altera for more information.