Сколько это приблизительно может занять по времени освоение FPGA для опытного в других областях разработчика (микроконтроллеры, C++) но не знакомого с HDL языками, для разработки достаточно сложного устройства (прогнозирую в районе 1000-2000 LE's на Altera Cyclone)?

Расскажите о вашем личном опыте!

Я считаю, что через полгода начнешь понимать что к чему.

При наличии всего необходимого софта, русскоязычных учебников, англоязычных спецификаций и какой-либо платы развития, специалисту-цифровику, опытному в прикладной области - не более 3 месяцев. Реально, наблюдал освоение FPGA за 1 месяц с нуля.
В принципе, если есть опыт работы с цифровыми схемами - абсолютно ничего сложного. Крайте желательно знание какого-либо языка (Pascal или C), станет проще использовать конструкции. Следует сразу же относиться к используемому HDL именно как языку, а не средству кодирования схем. Речь идет о том, чтобы использовать все стили описания, все библиотеки, всю мощь языка. Не следует пренебрегать изучением несинтезируемого подмножества, можно значительно сократить время на верификацию (все таки HDL - это первоначально языки верификации). Могу посоветовать попастись на сайтах с free корками. Использовать их, конечно, надо осторожно, но первое впечатление о путях решения многих проблем можно получить. Мне очень помог сайт ESA с проектом Leon.
Все вышесказанное - это личное мнение.

Проектирование FPGA на базе готовых макроэлементов - та же самая схемотехника, что и на россыпи. Осваивать придется только интерфейс МАХ плюс - примерно неделю. Описание же схем на HDL - своя религия, мало зависящая от языка, азы её, может быть, и можно за месяц постичь, но полностью полностью перестроить мозги получается не сразу. Зато здорово снимает ограничители с сознания.

Спасибо!

Вы меня обнадежили, я рассчитывал как минимум на год!

Учить нужно на живом примере (по себе знаю). И чтоб сроки сдачи проекта горели Тогда и за меньший срок управишся.

Полностью подтверждаю
Сам Verilog освоил примерно за месяц.

Для освоения FPGA помимо всего прочего советую поэкспериментировать с созданием маленьких схем (4-5 триггеров) и посмотреть как они ложатся на кристалл в FPGA-editor

Если человек в вузе не прогуливал лекции по ЦОС, тригерам, и цифровым автоматам на 155й серии то месяц

...а если человек 3-4 года програмировал,потом за месяц выучил Verilog,то 2-3 года.
З.ы.Извините,если что.Просто наболело...

Человек чтобы ЭФФЕКТИВНО использовать ПЛИС должен иметь фундаментальные знания по цифровой схемотехинике и ЦОС

А язык вообще дело десятое

Тут ктото заметил что писание на языке то де особая карма не то что схемный ввод тут образ мысли другой типа нужен

Так вот в нормальных ВУЗах нормальные преподы давали тот самый
образ мысли еще во времена 155ЛА3 и 155ТМ2 и действительно освоевшие ето дело инженер еще в те времена мыслил как Тут говорят "языком" а на самом деле делал поведенческое описание схемы а потом в ручную "компилировал " в росыпь элементов

А дельфисты от схемотехники были всегда у них принцип выковорять какой нибудь елемент из справочника, библиотеки LPMмов или еще откуда нибудь и приспособить куданибудь дабы в ТЗ влезть

Если попадется глючный софт и сырая FPGA, то можно долго осваивать.

Мой опыт довольно печальный:
железо Atmel FPSLIC, софт leonardo spectrum, synplify pro, atmel system designer, modelsim, atmel IDS.
2 недели установка софта - не живет под русским windows;
2 недели на понимание что это вообще такое;
полтора месяца до схемы, которая работает в большой микросхеме и почти помещается в нужную микросхему;
неделя на запихивание в нужную микросхему, помещается, но не работает;
месяц на поиск ошибки - проблема в atmel IDS;
месяц на переход на другой корпус и разводку - проблема в atmel IDS;
месяц на выяснение причин повышенного энергопотребления и повторную разводку - недокументированное поведение микросхемы и еще один глюк в atmel IDS;
Глюки, с которыми пришлось бороться приводили к функциональным нарушениям схемы, ловились только осциллографом, так как во всех симуляциях их не видно.

To ASN:
Рассматривать HDL как только язык не очень хорошо. Ведь иногда и C++ следует рассматривать лишь как средство описания кода.
Я имею в виду, что знать во что странслируется та или иная конструкция в имеющемся железе (процессоре или fpga), крайне важно, иначе может получиться неожиданно много или медленно.

>Человек чтобы ЭФФЕКТИВНО использовать ПЛИС должен иметь >фундаментальные знания по цифровой схемотехинике и ЦОС
to dachny : мой решпект!

Shtirlits
Уважаемый, а где я говорил, что знание конкрентного семейства необязательно?
Где-то читал шутку, что старый программист на Коболе пишет на С++, как Коболе. Это я к тому, что знать (и, главное, правильно применять!) надо всё (в том числе и знать как работает кремниевый компилятор). Вот недавно прочитал Соловьёва - не пожалел.
dachny
Ну это (и не только) должен знать любой уважающей себя инженер!
Раньше я тоже рисовал и диаграммы Вейча и считал задержки, но тут надо довериться компилятору. А верить не себе - это уже религия .

to ASN: я с вами поспорю, но только чуть-чуть, поскольку точки зрения почти совпадают, на мой взгляд. Предлагаю считать HDL исключительно средством кодирования схем, так как цель - схема. Ну, а использовать это средство лучше на всю катушку.
Если вопрос "нужно ли понимать, во что это все странслируется" не стоит, то использование языка - это способ экономить время на разработку, на переход на другое железо.