Вот надо развести внешнию шину на 133МГц расположение планирую сделать таким Проц -> резисторная сборка 33 Ом -> 2 корпуса SDRAM -> 2 корпуса ПЗУ -> FPGA. ОЗУ работает на 133 мегагерцах ПЗУ медленее. Вот вопрос к знающим людям какой разброс допустим на участке SDRAM - CPU и влияют ли участки дарожек расположенные дальше от проца чем SDRAM на работу этого самого SDRAM.

PS: Где взять програмки для того чтобы все это просимулировать может есть на местном FTP никто не поделится.

Выглядит так, что растояние между слоями у вас составляет 10 mil. Ориентировочно, разводку придется выполнять дорожками по 10 mil или немного шире - могут быть проблемы при плотной упаковке корпусов на плате. Еще, такой дорожкой вы вряд ли пройдете между ногами TQFP корпуса - могут быть сложности с трассировкой.

Дорожки использую 0,22мм плотнасть низкая достаточно так как это чтото типа отладочной платы ! Как развиду выложу посмотреть

И еще вопрос к бывалым нужно ли делать управляющие линии (RAS,CAS,SDCLKE,SDWE,DQM1,DQM2) и клок SDCLK более длинными чем линии данных и адреса и на сколько ?

Тот самый "топ" затевал я и собственно сам и разрулил. Теперь активно использую топологию типа "звезда". Очень удобно. А что собственно интересует?

Этого делать не нужно. Просто необходимости в этом нет. Ну увеличите вы сетап на адреса/данные на сотню пикосекунд, но при окне семплирования в 3-4 наносекунды это существенно никак не отразится. О прецезионном выравнивании дорожек необходимо начинать заботиться для DDR памяти при рабочих частотах порядка 266MHz и выше - там это реально необходимо, поскольку там окно семплирования сужается до 1.5-2 наносекунд и задержка в 100 пикоскунд становится уже заметной, особенно в пределах одной группы.

меня интересует собственно реализатция самой звезды ну и терминаторов на сдрам как это красиво зделать на 4 слоях

4-х сигнальных? Или 4 слоя всего? Если всего и отбросить 2 слоя на питания - задача не из легких.

Это делается в 2-х сигнальных слоях. Для 4-х девайсов на шине ветки размещаются диагонально. Кстати неплохие результаты дает размещение одного из девайсов в центре звезды. В любом случае надо выполнять предварительную оценку целостности сигналов. Необходимо также помнить о том, что звезда очень чувствительна к разнице длины лучей. См. High-Speed Signal Propagation Howard Johnson гл. 12.9.1.

наверника все это базируется на на том что отражение волны от конца каждого из лучей придет через одинаковое время и погасит друг друга там еще с фазами волн помница какието должны быть замуты

Именно так. При наличии хорошего выравнивания длин лучей, согласование в виде параллельных терминаторов не требуется. Максимум, что может понадобиться - последовательное согласование при наличии мощного драйвера на конце луча. Обычно хватает 10 - 33 Ом. Точность выравнивания зависит от частоты сигнала. Для 50 Мбит хватает точности 0,5 - 1 нс. При более высокой частоте, точность должна быть выше.

2 asen:
Немного не по теме вопрос: зачем к EP9302 прикручивать по два корпуса SDRAM и Flash?

Flash 8 с организацией 8х4М а SDRAM разные корпуса на разных CS висят на случай если одного корпуса не хватит

Так Flash, получается, одна?
SDRAM можно поставить и 64Мбайт одним корпусом - больше, по-моему, незачем.

Нет флешы 2 корпуса каждая по 8 бит

А чем 16 бит не устраивает?
Просто кажется несколько странным такой подход - сначала до предела нагрузить шину, а потом мучаться с разводкой

Извиняюсь что не по теме...
А это уже "предел" шины? Я то хотел на EP9315 нагрузить 4 SDRAM (8 битных), Flash 16 бит и ISP1581..
Неужели не взлетит?