|
Не работает цепочка JTAG, xc2s50+xc18v01 не работает... уже не знаю что придумать |
|
|
|
Apr 13 2006, 09:14
|
Частый гость
 
Группа: Свой
Сообщений: 130
Регистрация: 16-06-05
Из: Оренбург
Пользователь №: 6 039

|
Цитата Кабель, конечно, не мешает укоротить. Но проблема, скорее всего в том что я сказал. 1. Поставь 1k pull-up на PROG и 1к pull-down на INIT на своих Зайлинксах. 2. Проверь termination на своей плате на линиях TCK и TMS. Попробуй сначала последовательно вставить резистор эдак 47ом или больше прямо у JTAG разъёма. Если это не поможет, попробуй посадить 68ом последовательно с 100pF между TCK и GND Удачи.
И ещё - как понизить частоту TCK - можно отредактировать BSDL файл. Находишь в этом файле такую строку: attribute TAP_SCAN_CLOCK of TCK : signal is (2.0e6, LOW);
и вместо 2.0e6 (2mHz) ставишь, к примеру, 1.0e6 или 0.5е6.
Но, как правило, проблемы не с частотой, а с фронтом сигнала. Поставлю и проверю (на PROGRAMM резистор стоит) Насчет клока что так его менять надо - не знал  А импакт пишет в строке состояния что частота 200 кГц... Еще непонятно: в BSDL файле для xc18v01 частота указана 1.00e+07 (10 мгц!!!) для спартан 2 33.0e6 !!!!  . Странно все это. Спасибо! PS. Все фронты хорошие
Сообщение отредактировал ishergin - Apr 13 2006, 09:17
--------------------
Программа выполнила невыполнимое и допустила недопустимое
|
|
|
|
|
Apr 17 2006, 22:01
|
Участник

Группа: Новичок
Сообщений: 23
Регистрация: 11-04-06
Пользователь №: 16 028

|
Частота в BSDL поставлена не от балды. У Спартанца максимальная частота выше, так как у него структура силикона рассчитана на более высокие частоты. Говоря про фронт я имел в виду ещё и следующее: TCK и TMS фронты должны приходить на чип синхронно. Поэтому важно как разведены дорожки на плате. Для этих двух сигналов дорожки должны иметь равную длину, сигналы не должны иметь отражений. проверь форму сигнала на чипе хорошим осциллографом - нет ли двойных пиков или ещё какой бяки.
|
|
|
|
|
Dec 21 2006, 12:08
|
Местный
  
Группа: Свой
Сообщений: 347
Регистрация: 16-02-06
Из: г.Николаев, Украина
Пользователь №: 14 377

|
К ishergin, так чем дело закончилось?! У меня сейчас аналогичные симптомы. Спаяли пару плат на Spartan-3E с XC3S100E и XCF01S (и в обоих аналогичные проблемы). Конфигурирую с помощью Parallel Cabel III (питание 3.3В), в режиме Boundary-Scan Mode от iMPACT 7.1.04i. Также, как описано в предыдущих постах, определяет кучу (более 10) устройств. Когда подключаюсь только к одной Flash, то ее определяет свободно, стирает и пр. А в цепочке вот не работает. Последовательные резисторы поставил везде, где можно (фронты нормальные). На выводах после включения питания: PROG_B - 3.3В, INIT_B - 3.3В, DONE - 0В. Подскажите, кто знает !!!  Да, еще, что это есть BSDL файл, где он находится? Уже нашел, скачал свежий из Xilinx, продовал уменьшить скорость для TAP_SCAN_CLOCK of TCK : signal is (10.0e6, both) до 10.0е5, но положительного результатат не получил.
Сообщение отредактировал Волощенко - Dec 21 2006, 18:37
|
|
|
|
|
Dec 21 2006, 22:40
|
Частый гость
 
Группа: Свой
Сообщений: 130
Регистрация: 16-06-05
Из: Оренбург
Пользователь №: 6 039

|
Цитата(Волощенко @ Dec 21 2006, 14:08)  К ishergin, так чем дело закончилось?! У меня сейчас аналогичные симптомы. Спаяли пару плат на Spartan-3E с XC3S100E и XCF01S (и в обоих аналогичные проблемы). Конфигурирую с помощью Parallel Cabel III (питание 3.3В), в режиме Boundary-Scan Mode от iMPACT 7.1.04i. Также, как описано в предыдущих постах, определяет кучу (более 10) устройств. Когда подключаюсь только к одной Flash, то ее определяет свободно, стирает и пр. А в цепочке вот не работает. Последовательные резисторы поставил везде, где можно (фронты нормальные). На выводах после включения питания: PROG_B - 3.3В, INIT_B - 3.3В, DONE - 0В. Подскажите, кто знает !!!  Да, еще, что это есть BSDL файл, где он находится? Уже нашел, скачал свежий из Xilinx, продовал уменьшить скорость для TAP_SCAN_CLOCK of TCK : signal is (10.0e6, both) до 10.0е5, но положительного результатат не получил. Какой BSDL грузится и откуда импакт по моему пишет в логах, я не помню точно... Проблему решить не удалось, в итоге я продключил JTAG только к FLASH xc18v01, ПЛИС загружала оттуда конфигурацию сама. Сильно укорачивать кабель я так и не пробывал =). Скорее всего дело в разводке ПП...
--------------------
Программа выполнила невыполнимое и допустила недопустимое
|
|
|
|
|
Dec 23 2006, 08:29
|
Частый гость
 
Группа: Свой
Сообщений: 130
Регистрация: 16-06-05
Из: Оренбург
Пользователь №: 6 039

|
Цитата(Волощенко @ Dec 22 2006, 12:45)  К ishergin, спасибо. Еще, пожалуйста, уточните в части схемной реализации. Вы отдельно программируете Flash, а затем "физически" переподстыковываете ее к FPGA, чтобы загружать? То есть не понятен вопрос перекоммутаций у Вас на плате. Ничего не переподстывовывается  ПЛИС подключена к FLASH в режиме serial master, FLASH же программируется по JTAG, из-за этого, в частности, для загрузки конфигурации в ПЛИС надо выключить и выключить питание платы.
--------------------
Программа выполнила невыполнимое и допустила недопустимое
|
|
|
|
|
Dec 23 2006, 13:31
|
Частый гость
 
Группа: Свой
Сообщений: 153
Регистрация: 15-05-06
Из: Николаев
Пользователь №: 17 119

|
Цитата(ishergin @ Dec 23 2006, 07:29)  Ничего не переподстывовывается  ПЛИС подключена к FLASH в режиме serial master, FLASH же программируется по JTAG, из-за этого, в частности, для загрузки конфигурации в ПЛИС надо выключить и выключить питание платы. Можно ли ссылку на схему или же саму схему, где раскрыты основные связи между FLASH, FPGA и JTAG? И кто из них первый перед JTAG по линии данных? Что-то многовато вариантов гуляет в XAPP-ах и pdf-схемах старт-китов, а в конечном итоге...
|
|
|
|
|
Dec 23 2006, 13:38
|
Частый гость
 
Группа: Свой
Сообщений: 130
Регистрация: 16-06-05
Из: Оренбург
Пользователь №: 6 039

|
Цитата(alvol @ Dec 23 2006, 15:31)  Цитата(ishergin @ Dec 23 2006, 07:29)  Ничего не переподстывовывается  ПЛИС подключена к FLASH в режиме serial master, FLASH же программируется по JTAG, из-за этого, в частности, для загрузки конфигурации в ПЛИС надо выключить и выключить питание платы. Можно ли ссылку на схему или же саму схему, где раскрыты основные связи между FLASH, FPGA и JTAG? И кто из них первый перед JTAG по линии данных? Что-то многовато вариантов гуляет в XAPP-ах и pdf-схемах старт-китов, а в конечном итоге... Самый первый пост Цитата ... ПЗУ соединена с ПЛИС согласно схеме из даташита на xc18v01 (JTAG цепока, плис в режиме master serial, пробовал и режим bondary-scan)... Т.к. я использовал xc18v01, то логичнее было взять схему подключения из ее даташита.....
--------------------
Программа выполнила невыполнимое и допустила недопустимое
|
|
|
|
|
Apr 27 2007, 16:25
|
Частый гость
 
Группа: Свой
Сообщений: 130
Регистрация: 16-06-05
Из: Оренбург
Пользователь №: 6 039

|
Год спустя, эпопея продолжается... Попросили изготовить еще один экземпляр платы моего диплома, что собственно говоря я и сделал. Самым интересным оказалось то, что цепочка JTAG теперь прекрасно работает на новой плате. Единственное отличие: исправлена маленькая ошибка, были перепутаны 2 ноги ПЛИС, поэтому правильный монтаж был выполнен в виде 2-х коротких (5 мм!!) проводов. В новой плате эта ошибка исправлена... и все заработало. Но всетаки странно...
--------------------
Программа выполнила невыполнимое и допустила недопустимое
|
|
|
|
|
May 4 2007, 10:52
|
Группа: Новичок
Сообщений: 14
Регистрация: 23-08-06
Пользователь №: 19 757

|
Цитата(ishergin @ Apr 27 2007, 17:25)  Год спустя, эпопея продолжается... Попросили изготовить еще один экземпляр платы моего диплома, что собственно говоря я и сделал. Самым интересным оказалось то, что цепочка JTAG теперь прекрасно работает на новой плате. Единственное отличие: исправлена маленькая ошибка, были перепутаны 2 ноги ПЛИС, поэтому правильный монтаж был выполнен в виде 2-х коротких (5 мм!!) проводов. В новой плате эта ошибка исправлена... и все заработало. Но всетаки странно...  Была похожая проблема с отладочной платой, на которой стоял xc2s200 и флеш...Импакт обнаруживал длинную цепочку из флешей и вис...Что-бы этого избежать, необходимо выставить режим JTAG, импакт прочитает плис+флеш, при прошивке плиски необходимо для флеши организовать "макетный" msk-файл и наоборот, если хотите корректно прошить флеш, нужно плиске организовать bit файл...Так написано в даташите к отладочной плате
|
|
|
|
|
Jun 26 2007, 15:39
|
Местный
  
Группа: Свой
Сообщений: 378
Регистрация: 6-12-04
Пользователь №: 1 340

|
Всем привет ! Сталкнулся с подобной проблемой ! (то определит только флешку, то 3 непонятных девайса.....) цепочка: TDI - xcf01s + spartan3 - TDO Проблема началась после перехода с USB на LPT програматор(взял готовый из набора), (с USB соотвественно все работает) c LPT отказалось, оказалось что входные буфера(LPT програматора) плохо воспринимали уровень 2.5в поменял местами микросхемы в цепи: TDI - spartan3 + xcf01s - TDO все заработало.  Пол дня потратил....
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|