Разбираюсь подробно с DDR и в стандарте SSTL-2 заинтересовал такой вопрос - в какой момент времени собственно может переключиться приемник.

Сам стандарт гласит:

И такая вот там картинка:


Я полагаю, что по фронту приемник переключится где-то между точками AC. Коллега считает, что
переключение произойдет только после прохода точки C. Кто из нас прав? Ответ на этот существенно влияет на временнЫе характеристики.

Если верить стандарту, то прав Ваш коллега.

Почему? Стандарт только утверждает, что пока не пересечен уровень dc приемник сохраняет свое значение. Это значит что до точки A будет гарантирован лог "0". Также сказано что по достижении ac гарантировано переключение. Но нигде не указано что обеспечено непереключение на участке AC. То есть переключение до точки C на участке AC вроде как стандарту не противоречит. Где у меня глюк?

как я понимаю, в стандарте указаны крайние значения, при которых гарантируется переключение. реально переключение произойдет на где-то на участке АС, где именно - зависит от чипа. если нужна более точная настройка, то имхо нужно смотреть доку на конкретную микросхему.

Там же четко написано, что переключаетс по AC thr :

The system designer can be sure that the device will switch state a certain amount of time after the
input has crossed ac threshold

"Устройство будет изменять состояние [переключаться] определенное [точно известное] время после пересечения входом порога ac".

ИМО, тут имелось ввиду, что если напряжение достигло ac порога, то приемник при этом гарантирует свои временнЫе параметры - "The ac values are chosen to indicate the levels at which the receiver must meet its timing specifications". То есть переключение произойдет за указанное, допустим, в даташите время. Если же выставим например dc уровень, то тоже переключится, но время не гарантируется. Ну и, если переключение при пороге ac, то понятие dc теряет смысл.

Сам факт переключения при каком-то одном напряжении - бессмысленен, ИМО. Всегда есть диапазон - "запретная зона". Возможно, кто-то знаком со структурой ячейки SSTL приемника? Мне кажется, что там просто компаратор с референсным напряжением и, возможно, добавлен некоторый гистерезис.

Вы неправильно переводите.


Там написано:

The system designer can be sure that the device will switch state a certain amount of time after the
input has crossed ac threshold and not switch back as long as the input stays beyond the dc
threshold.

Разработчик системы может быть уверен, что устройство переключится через определенное время после того, как входное напряжение превысит порог ac, и не переключится в исходное состояние, до тех пор, пока напряжение на входе остается выше порога DC.

ИМО, в предложении главный смысл несет словосочетание "certain time", что подкрепляется также фразой "The ac values are chosen to indicate the levels at which the receiver must meet its timing specifications". Глагол "will switch" в данном предложении не несет основную смысловую нагрузку.

То есть, я вижу такие варианты прочтения (пусть с использованием Вашего перевода):
1. Разработчик системы может быть уверен, что устройство переключится через определенное время после того, как входное напряжение превысит порог ac, и не переключится в исходное состояние, до тех пор, пока напряжение на входе остается выше порога DC.
или
2. Разработчик системы может быть уверен, что устройство переключится через определенное время после того, как входное напряжение превысит порог ac, и не переключится в исходное состояние, до тех пор, пока напряжение на входе остается выше порога DC.

Если стать на Вашу точку зрения - а что будет если опустимся ниже порога dc? Переключение же обратно в лог "0" произойдет только на нижнем ac пороге VIL(ac). Получается нет смысла вводить понятие порога dc.

А между порогами поведение устройства неопределено - так же, как и в ТТЛ между 0.9в и 2.1в. Порог надо вводить, т.к. при использовании шины без терминатора после фронта напряжение снижается, и порог DC задает минимально допустимое значение напряжения.

Именно что неопределено. Значит и переключение на участке AC также вполне возможно.

Оно то возможно, однако нельзя ничего проектировать исходя из соображений, что переклюсится ниже порога AC. При рассчете ТТЛ схем никто ведь не рассчитывает на переключение при 1.1 вольтах.

ну почему же? каждая серия микросхем конкретного производителя имеет вполне конкретный уровень переключения, описанный в даташите. и область неопределенности на порядок меньше области. описанной в стандарте. например, ATMega128, судя по даташиту переключится в единицу при напряжении 1,4В при напряжении питания 3,5В.
поэтому, имхо, для более точного рассчета времени переключения входа нужно смотреть конкретный даташит на конкретную микросхему.

У меня как раз обратная задача - при моделировании сигнала на входе DDR участок неопределенности (отрезок AC, 180mV + 310mV) при slewrate 1V/ns занимает 500ps. И я именно надеялся этот интервал уменьшить. Не судьба, видать