|
|
  |
оценкa ресурсов на FPGA (без синтеза) |
|
|
|
Feb 14 2007, 17:18
|
Группа: Новичок
Сообщений: 8
Регистрация: 14-02-07
Пользователь №: 25 362

|
Нужна помощь дилетанту. Намечается большой проект. Заказчику нужна оценка ресурсов (количество ЛЕ), чтобы оценить, сколко места будет занимать схема на ФПГА. За основу выбран чип цыклон2 ep2c20...(возможно будет заменен на более мощный), QuartusII, VHDL. Те блоки, которые уже есть можно просто скомпилировать и посмотреть, сколко они требуютъ ресурсов, но новые блоки... Их надо еше создать. Есть ли возможность примерной оценки ресурсов на FPGA (без синтеза, т.е. вообше без tools, на бумаге)?Что-то типа таблицы из простых стандартных элементов: адд, мулт (но не встроенные блоки, а созданные из LEs), компаратор, флипфлоп (хотя ето просто), ограничитель и т.д. и все в зависимости от колл. бит сигнала (10, 16, 32 64Bit). Или вот еше: конечный автомат, ФИР-фильтр 1, 2, 3 порядка (как дсп-кор и без него)? А на других АЛТЕРА-ФПГА? Понятно, что можно это все запихнуть в один проект и скомпилировать, но неохота  Может чего посоветуете? зарание Спасибо.
|
|
|
|
|
Feb 15 2007, 08:57
|

Частый гость
 
Группа: Свой
Сообщений: 156
Регистрация: 14-09-06
Из: Москва
Пользователь №: 20 363

|
Для мегафункций у Альтеры есть оценка ресурса для каждого FPGA (одна и та же мегафункция требует разных ресурсов к примеру у первого и второго Циклона). Для простой логики придётся делать оценку самому  ничего не поделать. Но и в этом случае результат тоже будет +/- лапоть, т.к. размер требуемого ресурса будет зависеть ещё и от конкретного размещения и других условий проекта внутри FPGA. Как вариант, можно заложить FPGA следующий за предполагаемым (в Вашем случае 35ый) и после полной обкатки прототипа с 35ым, если окажется, что проект уместится в 20ом, сделать редизайн платы и проекта. В этом случае конечно увеличивается себестоимость разработки и затрат на изготовление прототипов, зато результат гарантирован. Следует ещё помнить, что если есть жёсткие ограничения например по скорости работы и проект "тютелька в тютельку" влазит в 20ку, то не факт, что он будет в ней нормально работать.
|
|
|
|
|
Feb 15 2007, 10:32
|
Группа: Новичок
Сообщений: 8
Регистрация: 14-02-07
Пользователь №: 25 362

|
Спасибо за советы. Посмотрю как лучше сделать. Я уше начал пробовать простую логику с разным колл. бит. (скукота). Попозже хочу попробовать фильтры. Но на начальной стадии достаточно и +- лапоть. Так-что будем работать
|
|
|
|
|
Feb 15 2007, 12:16
|

Частый гость
 
Группа: Свой
Сообщений: 156
Регистрация: 14-09-06
Из: Москва
Пользователь №: 20 363

|
Цитата(Diletant @ Feb 15 2007, 10:32)  Спасибо за советы. Посмотрю как лучше сделать. Я уше начал пробовать простую логику с разным колл. бит. (скукота). Попозже хочу попробовать фильтры. Но на начальной стадии достаточно и +- лапоть. Так-что будем работать  если не сильно стеснены в средствах, рекомендую подобрать похожий по функционалу КИТ сэкономите время Удачи!
|
|
|
|
|
Feb 15 2007, 21:48
|
Местный
  
Группа: Участник
Сообщений: 468
Регистрация: 4-03-05
Пользователь №: 3 066

|
Цитата(Diletant @ Feb 14 2007, 17:18)  Нужна помощь дилетанту. Намечается большой проект. Заказчику нужна оценка ресурсов (количество ЛЕ), чтобы оценить, сколко места будет занимать схема на ФПГА. За основу выбран чип цыклон2 ep2c20...(возможно будет заменен на более мощный), QuartusII, VHDL. Те блоки, которые уже есть можно просто скомпилировать и посмотреть, сколко они требуютъ ресурсов, но новые блоки... Их надо еше создать. Есть ли возможность примерной оценки ресурсов на FPGA (без синтеза, т.е. вообше без tools, на бумаге)?Что-то типа таблицы из простых стандартных элементов: адд, мулт (но не встроенные блоки, а созданные из LEs), компаратор, флипфлоп (хотя ето просто), ограничитель и т.д. и все в зависимости от колл. бит сигнала (10, 16, 32 64Bit). Или вот еше: конечный автомат, ФИР-фильтр 1, 2, 3 порядка (как дсп-кор и без него)? А на других АЛТЕРА-ФПГА? Понятно, что можно это все запихнуть в один проект и скомпилировать, но неохота  Может чего посоветуете? зарание Спасибо. Если устроит плюс-минус лапоть, то для своих блоков почти все считается на пальцах (одной руки  ): 1. ADD,SUB,COMP - количество LE приблизительно равно количеству разрядов. 2. MUL - если сами пишите конвейерный умножитель, то LE приблизительно равно произведению количества разрядов операндов, умноженному на 1.5 - 2. 3. Конечный автомат - все очень сильно зависит от числа состояний и входных/выходных сигналов. Но как правило по сравнению с арифметикой это копейки  . 4. Ограничитель - по сути тот же компаратор + мультиплексор. Это в наихудшем случае. 5. FIR - есть аппнота соответствующая, на сайте Альтеры. Это если их мегафункцией пользоваться. Если делать самому, то все очень сильно зависит от коэф. фильтра. Тут цифры могут на порядок отличаться. Ну и после всех расчетов еще 30%-50% накинуть, так, на всякий случай
|
|
|
|
|
Feb 17 2007, 22:43
|
Частый гость
 
Группа: Свой
Сообщений: 78
Регистрация: 11-08-06
Из: Москва
Пользователь №: 19 488

|
Цитата Есть ли возможность примерной оценки ресурсов на FPGA (без синтеза, т.е. вообше без tools, на бумаге)?
Что-то типа таблицы из простых стандартных элементов: адд, мулт (но не встроенные блоки, а созданные из LEs), компаратор, флипфлоп (хотя ето просто), ограничитель и т.д. и все в зависимости от колл. бит сигнала (10, 16, 32 64Bit). Или вот еше: конечный автомат, ФИР-фильтр 1, 2, 3 порядка (как дсп-кор и без него)? А на других АЛТЕРА-ФПГА? С альтерами не знаком, а вот для Xilinx такая таблица есть. Ее можно посмотреть в Libraries guide. Прикрепляю выдержку оттуда, может пригодится. Хотя я себе не могу представить как большой проект можно было бы в "адд", "мулт" перевести.
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|