Привет всем ... Тока скачал кваркус 6.0 ... запустил ... и чета ваще немогу понять ... в нем не очень удобно пиать ... в смысле если писать на верилоге ... то неудобна симуляция и ваще как я понял эта штука нужна уже в конце когда усе готово и тока осталось засунуть усе в микросхему ...
Так че? пишем в других прогах а потом уже в кваркус? ... Или я всетаки чтото проглядел и в кваркусе всетаки можно писать с нуля проэкт?

ну а что такое "писать" ?

"просто писать" можно и в текстовом редакторе
"работать с проектом" - в соответствующей САПР (или из командной строки, используя makefile)


PS: кстати, насчет редакторов - для многих из них есть писанные энтузиастами файлы подсветки верилог-синтаксиса (даже для Eclipse, хотя это уже больше IDE) или сами редакторы, заточенные под HDL (HDLTurboWriter)

В квартусе делаетcz File-New-HDL Verilog Fileпосле его написания добавляете в проект (или создаете его) и возможна верификация синтаксиса (из меню Processing - Analyze Current File) или сразу кнопкой панели инструментов. А удобно или нет - это индивидуально.
Это если я правильно понял вопрос

Очень интересный и хороший текстовый редактор Programmers Notepad 2
http://www.pnotepad.org
Вне IDE работаю с ним.

(g)vim - http://www.vim.org/

Мощный и легко расширяемый редактор. Но довольно специфичный.

IMHO, лучше ActiveHDL-а от ALDEC (www.aldec.com) пока ничего не видел. И симулятор там очень хороший...

Присоединяюсь - очень грамотная штука

Добавляю - я пишу в редакторе EditPlus2 - он очень компактный и может делать подсветку синтаксиса для многих языков, можно даже и для самодельных ассемблеров... Есть вставки темплейтов и автоокончание.
Удачи!

Не наблюдаю, чего там не хватает. Пишу все с нуля в квартусе, неудобств редактора не вижу. И не пользуюсь никакими внешними инструментами, кроме симулятора, и то только в "тяжелых случаях". Про встроенный симулятор согласен, штука неудобная для более менее сложных проектов, так как не поддерживает тестбенчи, а только вручную нарисованные сигналы.

Context
www.context.cx
Есть все что надо, подсветка синтаксиса, автозаполение, хелп можно пристегнуть, например на VHDL...
ну и бесплатный

А как сделать силумуляцию в ActiveHDL проекта из кваркуса?

В модельсиме (а он поддерживается разработчиками квартуса) вот так. И зачем Вам всякие левые пакеты. http://www.altera.com/support/software/pro...d-modelsim.html

Пользуюсь UltraEdit Studio. У него есть очень удобная фича сборки исходников в один проект плюс легкое подключение трансляторов, симуляторов и прочих сопутствующих инструментов.

Для VHDL и Verilog - посмотрите в сторону Notepad++:

Чесно меня заинтересовала симуляция в левых пакетах ... особенно в Активе ... чтобы с поддержкой тест бенчей... но вот вопрос ... если в кваркусе при симуляциивидны задержки сгнала на выходе ... что должно быть как в реалии ... то при симуляции во внешних пакетов она будет? или будет рассматриваться идеальный случай когда задержка равно нулю? ... и еще можно подробнее как симулировать в активе кваркусовский проект ... то шото неочень получается...