Вроде все было понятно, пока не дочитал до
Цитата(cdg @ Mar 14 2005, 14:03)
P.S.
Если в начальный коеффициент заложить деление на 2 , то выход будет с выхода счетного триггера и эту частоту можно заводить на синхровходы.
Что собственно вы имеете ввиду:
1. Полученный сигнал не будет иметь glitches комбинаторной логики? Так это зависит от того, как реализованы схемы счета по модулю.
2. Каждый период (а не усредненный) полученного сигнала идеально равен требуемому? Если да, то значит я неверно понял весь алгоритм и прошу пояснить.