Практического опыта создания Ethernet нет, никакого, знаю , что существуют ядра реализующие MAC и к нему необходимо добавлять PHY. Слышал, хотя
может и ошибаюсь, что интерфейсы для управления PHY есть разные.
Может кто просветит, что нужно чтобы сделать Gigabit Ethernet на базе ядер для ПЛИС как на физическом, так и на логическом уровне, что-бы физический
был подешевле.

Пока не занимался, но планирую - буду использовать PHY http://www.national.com/ds.cgi/DP/DP83865.pdf - документация открытая, подписывать NDA не заставляют.

Большинство PHY имеет стандартный интерфейс MII (media independed interface). Он хорошо описывается в любом datasheet на PHY. Есть менее растпространенные интерфейсы RMII и SMII - это фактически последовательные интерфейсы, но идея таже что и у MII. И есть еще 7-wire MII, некий усеченный вариант MII. Реализовать любой из этих интерфесов на ПЛИС задача вполне осуществимая. Сами PHY не раз обсуждались в соответствующем подфоруме.

Спасибо за инфу. Был вопрос поиска PHY для обеспечения физического уровня. Как я понят MII интерфейс для согласования с PHY паралельный, т.е.
если в плисине будет работать ядро, видимо оно будет выдавать поток данных
с частотой 100 МГц (125 МГц), а микросхема PHY будет формировать уже
последовательный гигабитный поток.

Еще вопрос, дайте ссылки на где можно качнуть даташиты на гигабитные PHY, порадок цен или ссылку на подфорум.

Тут похоже возникла некоторая путаница MII - это для 100Mbit Ethernet, для Gigabit Ethernet нужен GMII - Gigabit Media Independent Interface Все что я читал до сих пор по этому вопросу выглядело так, что MII отличается от GMII только частотой синхронизации. Первый работает на частоте 25MHz, второй - 125MHz. PHY от National Semiconductor слишком большое. Есть пара лучших вариантов: Vitesse - VSC8201 или Marvell - Alaska® 88E1111 - оба очень маленькие 100-ногие BGA с размерами корпуса не более 10x10 мм

Еще одно. 1000Base-X и 1000Base-T суть разные вещи Первый - это оптика, второй - медная витая пара. Мы так уже ошиблись, но слава богу, вовремя заметили лажу



А можно пару ссылок где это происходило? Все что находится поиском в пределах форума несет в себе мало разрозненной информации, а хотелось бы поговорить больше и обстоятельнее, если тема интересует не только меня.

А PHY для 1000Base-X и 1000Base-T разные или одинаковые с точки зрения управления. Еще вопрос, GMII интерфейс параллельный, интересует создание проводного Ethernet, видимо 1000Base-T.

PHY на 1000Base-X мы не рассматривали, соответственно много деталей по нему не знаем В качестве PHY для 1000Base-X собирались использовать Virtex-4 RocketIO Transceiver. Он имеет сравнительно простой интерфейс управления и большой User Manual Мы отказались от этой идеи вследствие слабой распространенности оптических сетевых интерфейсов.

То есть как я понял имеющиеся у Xilinx ядро Gigabit Ethernet MAC по интерфейсу GMII подключается к соответствующей PHY и мы можем получить 1000Base-T (медная витая пара). И подскажите как в этой системе используется RocketIO, это как-то связано в оптоволокном (1000Base-X) или просто другой интерфейс с PHY.

По порядку: интерфейс MII (GMII) так и дословно переводится как независимый от среды интерфейс. Поэтому неважно по какому кабелю (оптоволокно, витая пара) мы собираемся работать - про сам кабель знает только PHY, а не наша плис. Как правило PHY имеет возможность подключить и витую пару и оптоволокно - это в настройках самого PHY.
Что касается вопроса "где обсуждалось?" То зайдите в http://forum.electronix.ru/index.php?showforum=49 - половина так или иначе связана с PHY/

Немного поразбирался, возник вопрос. Насколько я понял после MAC идет
PCS, который для 1000BASE-X реализует 8В\10В кодировку, а для -Т это TX/T2 код, далее идет PHY. Возник вопрос, МАС есть, выдает GMII или
TBI код, существует недорогие микросхемы PCS+PHY для -Т реализации, или PCS не сложно написать самому, или может есть уже готовые решения.

Для общего развития можно посмотреть на описание ML300 - это отладочная платформа от Xilinx под Virtex2pro. Там и 100 и 1000 Мб интерфейсы присутствуют.

to fake

Посмотрел, проводной Ethernet в ML300 для 10/100 (на LXT971), а гигабитный на ней оптический (1000BASE-X). А как я понял, оптический в Pro реализуется без всяких PHY на MGT.

Тут человек похоже кнопку перепутал

2 alex_k:
вы про управление PHY спрашиваете - оно у всех стандартное, через интерфейс MDC/MDIO (2 пина). Обычно доступ к этому интерфейсу осуществляется через регистры МАС-контроллера.
Практически все приемопередатчики также позволяют управлять по сбросу подтягиванием некоторых ног к нужному значению (состояние, прописанное через регистры управления PHY, естественно, приоритетнее - будете менять на ходу).

TBI-интерфейс для меди не нужен совсем. Многие МАС-контроллеры поддерживают его, но он отключается. Также, некоторые "медные" PHY его поддерживают. Так что можете заменить им, если вдруг понравится.

GMII - в каждую сторону 8 битная шина данных, 2 контрольных сигнала @125 МГц. (ну еще разные доп. сигналы могут появится в жизни - думаю, вы уже разобрались).

есть еще RGMII (reduced) - в 2 раза Уже, потому что DDR. По фронту - 4 данных + 1 контрольный; по срезу - вторая половина данных + 1 контр.
Логически реализовать несложно, но частота на плате в 2 раза выше. Стандарт - на сайте hp.com

Есть еще SGMII - serial - соотвественно частота еще растет...
Наверное, вы сможете его резализовать с помощью RocketIO

До практики пока не дошли ждем платы, поставим National