Всем привет!
У меня возник вопрос с синхронизацией частоты в DCM Spartan-3.

В общем есть кварцевый генератор на 60МГц. Для проекта мне нужны частоты 60 и 480 МГц.
В DCM ставлю умножитель на 8 и вывожу выходы CLKFX(480) и CLKFB(60).

Вот как прописал в модуле.
//------------------------------------------------------------------------------------------------------
module dcm1 (CLKIN, CLKFB,CLKFX_,loc, RST, PSEN, PSCLK, PSINCDEC);
input CLKIN;
input RST;
input PSEN, PSCLK, PSINCDEC;
output CLKFB,CLKFX_,loc;

wire clk_w, CLK_O;

DCM #(
.CLKDV_DIVIDE(2.0), // Divide by: 1.5,2.0,2.5,3.0,3.5,4.0,4.5,5.0,5.5,6.0,6.5
// 7.0,7.5,8.0,9.0,10.0,11.0,12.0,13.0,14.0,15.0 or 16.0
.CLKFX_DIVIDE(1), // Can be any integer from 1 to 32
.CLKFX_MULTIPLY(8), // Can be any integer from 2 to 32
.CLKIN_DIVIDE_BY_2("FALSE"), // TRUE/FALSE to enable CLKIN divide by two feature
.CLKIN_PERIOD(0.0), // Specify period of input clock
.CLKOUT_PHASE_SHIFT("VARIABLE"), // Specify phase shift of NONE, FIXED or VARIABLE
.CLK_FEEDBACK("1X"), // Specify clock feedback of NONE, 1X or 2X
.DESKEW_ADJUST("SYSTEM_SYNCHRONOUS"), // SOURCE_SYNCHRONOUS, SYSTEM_SYNCHRONOUS or
// an integer from 0 to 15
.DFS_FREQUENCY_MODE("HIGH"), // HIGH or LOW frequency mode for frequency synthesis
.DLL_FREQUENCY_MODE("LOW"), // HIGH or LOW frequency mode for DLL
.DUTY_CYCLE_CORRECTION("TRUE"), // Duty cycle correction, TRUE or FALSE
.FACTORY_JF(16'hC080), // FACTORY JF values
.PHASE_SHIFT(1), // Amount of fixed phase shift from -255 to 255
.STARTUP_WAIT("TRUE") // Delay configuration DONE until DCM LOCK, TRUE/FALSE
) DCM_inst (
.CLK0(CLK_O), // 0 degree DCM CLK output
.CLK180(CLK180), // 180 degree DCM CLK output
.CLK270(CLK270), // 270 degree DCM CLK output
.CLK2X(CLK2X), // 2X DCM CLK output
.CLK2X180(CLK2X180), // 2X, 180 degree DCM CLK out
.CLK90(CLK90), // 90 degree DCM CLK output
.CLKDV(clk_w), // Divided DCM CLK out (CLKDV_DIVIDE)
.CLKFX(CLKFX), // DCM CLK synthesis out (M/D)
.CLKFX180(CLKFX180), // 180 degree CLK synthesis out
.LOCKED(loc), // DCM LOCK status output
.PSDONE(PSDONE), // Dynamic phase adjust done output
.STATUS(STATUS), // 8-bit DCM status bits output
.CLKFB(CLKFB), // DCM clock feedback
.CLKIN(CLKIN), // Clock input (from IBUFG, BUFG or DCM)
.PSCLK(PSCLK), // Dynamic phase adjust clock input
.PSEN(PSEN), // Dynamic phase adjust enable input
.PSINCDEC(PSINCDEC), // Dynamic phase adjust increment/decrement
.RST(RST) // DCM asynchronous reset input
);

BUFG clk480 (.I(CLKFX ), .O(CLKFX_));
BUFG clk60 (.I(CLK_O), .O(CLKFB));

endmodule
//------------------------------------------------------------------------------------------------------
Вставил DCM в проект таким образом.

dcm1 dll_my(CLK60in,newCLK60,newCLK480,loc,RST, RCV, CLK60in, H);


Где должно быть, чтобы RCV(PSEN) был сигналом, к которому частота newCLK60(CLKFB) будет подстраиваться.

Но подстройка newCLK60 к сигналу RCV не происходит, что мне делать? Как написать правильно?
Знатоки, помогите плиз...

Не вдаваясь в подробности, насколько я помню, 480МГц Вам не удастся получить по причине выхода этого значения за диапазон возможных выходных частот модуля DCM. Так что, начинайте с этого, проверьте, так ли это. Помоему там максимально возможная выходная чатота порядка 320МГц.

Как я понял из документации к спартану-3, то входная частота может быть в диапазоне от 25 до 326МГц. А по поводу выходной, ограничения не описаны. Входная будет 60, а выходная 480 в моем случае. Надеюсь я не ошибаюсь.

Все же хотелось бы настроиться хотя бы на частоте 60Мгц. Чтобы CLKFB подстраивался под сигнал RCV(срабатывал по тому же фронту, когда и переключается RCV).

См. приложение.

Почему не описаны? Описаны. ds099.pdf, таблица 60. Минимум выходной частоты -- 18 МГц, максимум -- 326 Мгц.

Ок

как подстроить фазу частоты на 60МГц (и 240МГц) по сигналу RCV?

вгляделся внимательнее к тому что написано. господа это полный "северный волк"!!
2 Arsenic один совет RTFM!!!

вы даже не удосужились прочитать зачем DCM нужен сигнал PSCLK и за что он отвечает !!!!
вы думаете что краткий коментарий корегенератора дал вам исчерпывающий ответ ?

Вы совершенно правы Спасибо за помощь и критику, помогает Невнимательность опять подвела... неправильно описывал сигналы PSEN и PSCLK. После исправления заработало(правда пока тока на 60МГц тестил)!!! Сейчас переделываю проект под 240МГц.