|
|
  |
Требуется помощь по CY7C68013 |
|
|
|
Jul 30 2007, 16:50
|
Частый гость
 
Группа: Свой
Сообщений: 85
Регистрация: 6-05-07
Пользователь №: 27 538

|
Уважаемые пользователи помогите кто знает. Потребовался в ряде задач достаточно простой USB-контроллер работающий в slave-fifo режиме в качестве переходного элемента между ПЛИС и компьютером, и немного покопавшись на просторах интернета остановили свой выбор на данной модели. В разводке платы вроде проблем нет- компьютер микросхему на плате видит, прошивку в нее заливает без проблем. При проверке режима Bulkloop со стороны компьтера так же проблем не наблюдается- при запуске Cypress консоли микросхема видна, прошивка заливается и работает по всем 4м эндпоинтам, но при этом ножки флагов не меняют своего состояния, т.е. как при пустом буфере, так и при полностью заполненном флаги В и С имеют уровень логической 1. Вполне возможно что-то не так делаю, помогите разобраться:
1. Подключаю плату по USB-кабелю к компьютеру. 2. Через Cypress Console заливаю прошивку bulkloop идущую в комплекте с USB dev. Studio. при этом микросхема меняет свое название на bulkloop device 3. На ПЛИС выставлен необходимый мне fifoadr. Начинаю с компа гнать данные в контроллер пока не появится сообщение о ошибке трансфера при попытке отправить пакет даже единичной длинны (как я понимаю в этом случае буфер заполнен и записать туда данные уже невозможно) при этом смотрю состояние флагов пусто и заполненно (FLAGB и FLAGC) с помощью осцилографа- их состояние остается неизменным при любом колличестве данных отправленны с компьютера. 4. При попытке записи в контроллер со стороны ПЛИС и прочтения на компьютере возникает аналогичная проблема- сколько бы данных не слал с ПЛИС, флаги не меняются и комп не может прочитать данные с буфера как будто он пуст).
Управление с ПЛИС осуществляю по ножкам- SLRD,SLWR,PKTEND,SLCS,FIFOADR И IFCLK.
|
|
|
|
|
Jul 30 2007, 18:10
|
Местный
  
Группа: Свой
Сообщений: 205
Регистрация: 16-10-05
Пользователь №: 9 704

|
Цитата(Rendom @ Jul 30 2007, 19:50)  ... но при этом ножки флагов не меняют своего состояния, т.е. как при пустом буфере, так и при полностью заполненном флаги В и С имеют уровень логической 1. Такое чувство, что режим slave-fifo сконфигурирован неправильно... Т.к. биты флагов обычно срабатывают верно. Но только при условии, что адрес ФИФО соответствующий. Можно порекомендовать попробовать "пристегнуть" флаги постоянно (т.е. чтобы выводы флагов микросхемы были назначены фиксированно, это можно задать в соответствующих регистрах).
--------------------
MPEG-4 - в массы!
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|