От микроконтроллера требуется только два УАРТА и все буквально.
На 64 ноги и более есть. Хочется о 20-24 ногах.
Похоже таких нет? Или я ошибаюсь. Ядро может быть в принципе любое.

Ну возьмите любой мелкий МК с одним аппаратным УАРТом, а второй реализуйте програмно.

+1. Можно даже оба UART программно реализовать, если скорости небольшие. Вон г-н AVR хвастался, что делал на ATmega по-моему аж до 9 программных UART на скорости до 9600.

У Maxim есть DS83C520 и подобные, правда в DIP40

Да вот. Скорость нужна 115200. Не сделать програмно.

Полный дуплекс или полудуплекс? Если полудуплекс, то вполне реально. Для MSP430 один полудуплексный софтовый UART на 115200 даже с кварцем 3,58МГц реализуется. http://www.gaw.ru/html.cgi/txt/app/micros/msp430/slaa078.htm
На каком-нибудь 16МГц AVR два полудуплексных софтовых UART на 115200 тоже не проблема. "Я так думаю!" (с) х/ф "Мимино" .

Возьмите Tiny2313, кварц 9.216 МГц.
Это ж целых 80 тактов сплошного удовольствия!
TxD2 повесите на OCR1
Rxd2 - тоже куда-нибудь+ таймер0 (OCR0)
Если мыслить ассемблерными категориями, то у Вас уйма времени

Сообщение отредактировал _Pasha - Sep 21 2007, 16:15

Как насчет 40-ка ног. ATMega162 (40 ног DIP/ 44 TQFP), легко доставаемый.
Всяко уже не 64.

PIC24FJ64GA002 - 24 ноги 2 USARTа.

T(115200)=8.6805mks
При частоте процессора 14745600 один период частоты составит 128 тактов. При правильном написании проги можно обеспечить ошибку не более 1.5%. Только оба канала необходимо делать совтовых и прерывания не применять.

Такого рода программа не вызывает никаких трудностей. С этой точки зрения колличество совтовых каналов будет определятся наличием свободных линий порта. Иными словами разница в реализации для 2 USARTов и 4 составит единицы процентов загруженности процессора.

Я только что реализовал на Си на 16МГц 12 программных каналов ШИМ с периодом 5кГц для управления ШД. Принципиально можно было бы сделать 24 канала (просто за раз выводится 3 порта).

Я в понедельник-вторник нечто похожее запускаю.
Данные: MEGA8/14.745600MHz/UART0=115200(Full Dpx)/UART1=9600(Full Dpx)
Обязательно проверю 2-й канал на 115200. И сообщу.


8 - разрядных?

Сообщение отредактировал _Pasha - Sep 21 2007, 20:36

А при чем тут ШИМ к УАРТу?
Разного поля ягоды. Или УАРТ у вас только "писатель"

115200 программный c пяти-тактововой синхронизацией @14.7Mhz займет все ресурсы МК. Это при том, что код будет написан на асме. 128 тактов на бит, 128/5 - 25 тактов на период, 11 из них - вход/выход в обработчик прерывания - 14 тактов остается на обработку приема/передачи, а ведь еще "байт" уровень хорошо бы обслуживать, а на него уже ничего не останется.

С трехтактовой синхронизацией будет веселей - 42 такта на период, но и вероятность ошибки значительно подскочит (допуск отклонения частоты здесь будет (100/2 - 100/3)/10 = 1.7%.

Я тут выпендрится хотел, а ты не даёшь.

Все правильно считаешь. Но сделать всё равно можно. А поработав с Си, смею утверждать, что и на Си тоже. На IAR как минимум. Очень хорошо с портами работает. А байтовый уровень придётся размазать по периоду.

Конечно некрасиво, но сделать можно. Зато такую хрень можно на t2313 бомбануть. Или на м8. Меньше бакса стоимость. Если брать t2313 или m48, то можно на 18432000 работать, а это уже 160 тактов на бит.


Если задачу упростить, и не заморачиваться, то лучше использовать m64. Там 2 USART и цена на неё будет ниже чем у 162 к примеру. Думаю в пределах 4$.

2UART апаратно есть в в корпусах 40/44 pin ATmega161,ATmega162; повторю defunct.
(зачем усложнять программными заморочками?)

Если количество ног важно не как количество паек, а как следствие малого размера корпуса, то 64 ноги в малом размере есть - те же упомянутые M64/128 в MLF(или QFN - не помню уж), ну или TQFP с малым шагом - MSP149F14xx, LPC2103, а у Silabs их вааще зоопарк