Доброго времени суток!
Необходимы советы знающих людей по связке, представленной в названии...
Вопросы:
1. В документации на второй Циклон (в распиновке) сказано, что некоторые выводы специально предназначены для работы с памятью (DDR)... так ли важна эта информация, если я собираюсь работать с SDRAM (конкретно MT48LC16M16A2, предполагаемая частота - 125МГц).
2. В той же документации описана стандартная обвязка LVDS... 100-омный терминатор у приемника - это понятно, но там есть еще три сопротивления у передатчика (делитель 120+170+120), для чего они нужны? И так ли они нужны, если мне необходимо организовать связь по LVDS между двумя Циклонами на расстоянии не больше дюйма?
3. Прошивка Циклонов (5-ка и 20-ка) будет осуществляться от одной EPCS4(AS). Первым номером стоит 20-ка, отсюда следует, что два банка (2(nCEO) и 6(ASDO и nCSO) у EP2C20F256) должны быть запитаны 3,3в, один их них попадает на банк связи с SDRAM(3,3в - все нормально), а вот другой - LVDS(2,5в), таким образом два входных для ПЗУ сигнала (nCSO и ASDO) будут иметь уровни не больше 2,5в, когда как минимальный входной для ПЗУ уровень 1-цы равен 2,35в. Насколько вероятны проблемы при таком соединении без применения каких-либо хитростей и что можно сделать для их предотвращения?
4. Общий вопрос: ПЛИС EP2C20F256, в нее будет запихано: PCI-e ядро от Альтеры (компилятора пока нет, поэтому предполагаю, что будет использовано 3 банка(51 нога в работе, 1 - в резерве) с запиткой 1,5в для XIO1100); контроллер SDRAM(3 корпуса, разрядность данных - 40 бит) - используется 4 банка (66 ног в работе, 3 - в резерве) с запиткой 3,3в; LVDS, 2 канала на вход, 2 - на выход для связи с другим Циклоном, на котором будет внешний интерфейс - используется 1(последний) банк с запиткой 2,5в (проблема, см. п.3). Влезет ли все вышеописанное в 20-ку на 256 ног, или стоит закладываться на 35-ый обьем с 484 выводами.
З.Ы. Примите во внимание пожалуйста, что до этого момента я не имел дел с линейкой Циклонов и BGA корпусами... я с ужасом представляю, как я все это буду разводить...
Заранее благодарен...

Отвечаю по порядку.
1. При работе с SDRAM информацию о пинах в DDR режиме можете смело игнорировать.
2. LVDS для связи между Циклонами нами не применялась, но я бы ставил эти три резистрора. Скорее всего LVDS выход в Циклонах сделан нечестно и эта схема нужна для коррекции уровней сигналов в требуемый диапазон.
3. Прошивка двух Циклонов в EPCS4 может и непоместиться. Так для 35 Циклона прошивку рекомендуют укладывать в 16МБит флеш. Возможно Вам нужно поменять загрузочную последовательность, чтобы избежать 2.5V банка в загрузчике. Я бы не стал рисковать, а поставил бы усилители напряжения.
4. Считайте ноги очень внимательно, особенно с учетом разных питаний на банках. 484-й корпус потребует большее количество слоев.

Спасибо за Ваши ответы!


В этом случае получается, что резистор 170 Ом и 100 Ом будут стоять параллельно (на таком расстоянии то...), не проще ли будет заменить их эквивалентным?



Если будет связка 20+5, то в упакованном виде должна влезть, по крайней мере я надеюсь на это...
Ну, а если придется использовать 35, то тут даже разговора нет... конечно EPCS16...



Тут проблема... в 20-ке будет PCI-e ядро, и как я понимаю, оно должно инициализироваться первым, а то будут проблемы с отловом девайса в системе...

А из каких соображений нужно 2 кристалла.
почему одним не обойтись.

Резисторы 100 и 170, в таком включении, не являются параллельными, поэтому заменять их эквивалентным нельзя. Нужно помнить, что LVDS - это дифференциальная пара, когда на одном пине плюс то на другом ноль и наоборот.
По пункту 4. - если это не серийное изделие, то можно попробовать просто на прямую. Я думаю что будет работать, но для серии есть определенный риск.

В точку... дело в том, что уже есть отработанная прошивка для внешнего интерфейса, правда, работала она в Acex'е, а там несколько проблематично выдерживать времянку и человек, который этим занимался попросил отдельный кристалл... и второе: проект изначально намечался под 20-ку на 256 ног (и она уже имеется в наличие), но у нее банально нехватает выводов... и последнее, как я уже говорил, с BGA-корпусами я дела еще не имел, поэтому не хотелось бы начинать первое знакомство по разводке и пайке с больших корпусов...

Если Вы еще не сделали плату, то мой Вам совет используйте больший корпус. Мы уже делали плату с двумя чипами и получили от этого только лишнюю головную боль. А бояться 484 корпуса не стоит. Что 256, что 484 - это одного поля ягоды. Главное чтобы плата была хорошего качества и не пожадничайте на электроконтроль. Тогда и чип хорошо становится и все работает.
Удачи.

Нужно будет изготовить минимум две платы... но если все пойдет удачно, то вероятно будет небольшая серия для нужд предприятия... поэтому стоит хорошенько все взвесить... посмотрю по разводке, если удасться вставить дополнительные резисторы, то сделаю это...
Спасибо за ответ!



Спасибо!

Хотелось бы уточнить вопрос касательно SDRAM (не DDR). Товарищ AlexanderX писал

Значит ли это, что можно просто считать, что циклон не имеет встроенных средств для работы с SDRAM и цеплять память можно на любые пины, т.к. в любом случае придётся самому описывать внутреннюю логику для работы с памятью?

Сообщение отредактировал ohmjke - Apr 16 2014, 23:42

Да, цеплять SDRAM можно на любые пины. Но я бы обратил внимание на то, что в Cyclone II есть ножки с названием VREF у которых ёмкость более, чем в 3 раза больше, чем у других. Ну и тактовую на память лучше завести с ножки, которая имеет выход с PLL.