Уважаемый All.
Не имея достаточно опыта в проектировании фильтров на логике, обращаюсь за Вашим мнением.
Задача: Имеем 4 канала "цифры" после АЦП (16 бит 500 Гц каждый).
Надо убрать из каждого канала 50Гц (IIR Filter 4 order) и 35Гц (IIR Filter 4 order).
Данные выводятся во внешнее ОЗУ, к которому имеет доступ контроллер (через ту же
ПЛИС)

Вопрос:
1. Реализуемо ли это в принципе
2. На какого объема ПЛИС приходится расчитывать (TQFP144 max)
3. Существуют ли готовые решения

Сбивает с толку, что библиотечный компонент LPM_MUL 16x16 (Altera - MAX II Plus)
ВЛЕЗ ОДИН ТОЛЬКО В ACEX 30K, а на бумажке посчитал, что и 80 триггеров хватает.

Спасибо

1. Реализуемо.
2. На умножитель 16х16 используется минимум 81 триггер (ISE Xilinx), либо 1 аппаратный умножитель 18х18 (в зависимости от возможностей кристала). Если исходить из корпуса TQ144 я бы порекомендовал посмотреть в сторону Spartan 3E, а конкретно XC3S250E.
3. На глаза не попадались, но задача решается достаточно просто : в MathLab синтезируется требуемый фильтр, после чего в схемотехническом редакторе среды проектирования ISE/Quatus полностью повторяется расчитанная матлабом схема.
Если использовать вместо БИХ-фильтров КИХ-фильтры, то задача с точки зрения проектирования упрощается до элементарной- синтез фильтра в матлабе и загрузка файла коэффициентов в генераторе ядер в ПЛИС, либо начиная с 7й версии матлаб может дать hdl-код КИХ-фильтра которые просто подключается в проект.

Если на Альтере и нет 5в-логики, Acex в утиль, вместо него Cyclone II, там есть встроенные умножители, ресурсов больше, стоит дешевле. Отфильтруете лёгко.

Если умножители Вам нужны только для перемножения на постоянные коэффициенты, то не обязательно умножать.
Умножение N на любой коэффициент можно представить как 4*N +/- 2*N +/- N +/- 0.5N +/- 0.25N +/- 0.125N...
Ваша задача реализуема на самом простом Cyclone EP1C3T100C8.

4x500 Гц? FPGA + контроллер? может, дешевле и проще взять к-н DSP? или с этим справится ARM?
не знаю, дело Ваше. Я бы тогда порекомендовал Cyclone II, там ресурсов точно хватит и цена не большая. если плиску грузить с контроллера, можно сэкономить еще 5$.

ИМХО, дохлая атмега48 за $0.91 уделает эту задачу и ещё место останется. ;О)

В защиту FPGA скажу, что на нём можно будет сделать очень хороший фильтр порядка так 16-22-го, да ещё и с одинаковым групповым временем задержки для пропускаемых частот. А ненужные 35 и 50Гц будут именно вырезаться, а не ослабляться с искажением фаз соседних частот.
Для начала хорош тот инструмент, к которому руки лучше приспособлены, а уж потом можно удешевлять и упрощать.

Это точно:

Спасибо за ответ. - широта взглядов позволяет оптимизировать.



Считал. Не успеет:
1 IIR фильтр 4 порядка 16 бит -> 8 умножений 16x16, 8 сложений 32 бит, 2 циклических буфера 8x16

фильтров 8 шт (4 канала по два фильтра на каждый) * 500 Гц.

По среднему Atmega "делает" 8*10^6 операций/сек

Ну не знаю. Давайте прикинем без всякого разбора, что у вас и как было прикинуто:
16х16знаковое - 17 тактов. 17*8=136. Ну, пусть ещё до 200 тактов на всё-про всё. Нет, пусть 340! ;О)
Сложения: 20*8=160. Без всякой экономии. Из памяти взяли, в память поклали.
ЦБ, пусть 100. Хотя, считая промежутки, можно тупо перекладывать результаты по мере счёта. Ну да ланна.
Итго: всего на фильтер 340+160+100=600. Пусть 1000 для ровного щщёта. Таких фильтеров 8, итого 8000тактов.
500Гц, это 40килотактов, если м48 будет топтаться на 20МГц. Я ничего не пропустил? Получаицца, что с заметным запасом на допущения "а пусть...", м48 пережуёт эту задачу на тактовой 4МГц. На 20МГц она всё это может смело делать в таймерном прерывании, а в фоне играть в шашматы. ;О)