Цитата(Pole @ Nov 28 2007, 21:16)

В виду того, что АЦП имеет последовательный выход и данные будут идти со скоростью 720 Мбит/с предполагается, в качестве ПЛИС использовать либо Virtex 2, либо Cyclon 3.
Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом:
Xilinx Virtex 2 = Altera Stratix II
Xilinx Spartan 3 = Altera Cyclon III
то есть серии Virtex и Cyclone занимают разные ниши. Кроме того, Virtex 2 на данный момент уже достаточно устаревшее семейство, как альтернатива - Virtex 4(5), если все же требуется high-end FPGA. Чтобы принять решение о выборе семейства нужно более детально проанализировать степень сложности необходимой обработки сигнала.
Цитата
Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Либо может быть у кого нибудь есть свое виденье решения поставленной задачи.
К разводке следует конечно подойти внимательно, выполнив требования производителей микросхем, а также обязательно промоделировав PCB на предмет целостности сигналов и т.п.