реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Многоканальная обработка
Pole
сообщение Nov 28 2007, 18:16
Сообщение #1


Участник
*

Группа: Новичок
Сообщений: 30
Регистрация: 27-05-06
Пользователь №: 17 496



Здравствуйте!
Имеется следующая задача.
Необходимо оцифровывать одновременно 14 аналоговых каналов на частоте 60 МГц 12 разрядов. Далее этот поток данных должен поступать в ПЛИС для последующей обработки. Предполагается по каждому каналу делать БПФ.
Я пока думаю использовать следующие микросхемы:
АЦП - 2 x AD9222-65;
тактироваться АЦП будут с помощью микросхемы ADF4001 плюс внешний VCO, на вход ADF4001 подается 10 МГц;
В виду того, что АЦП имеет последовательный выход и данные будут идти со скоростью 720 Мбит/с предполагается, в качестве ПЛИС использовать либо Virtex 2, либо Cyclon 3.

Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Либо может быть у кого нибудь есть свое виденье решения поставленной задачи.
Go to the top of the page
 
+Quote Post
oval
сообщение Nov 28 2007, 19:06
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 265
Регистрация: 15-03-05
Из: Москва
Пользователь №: 3 367



Цитата(Pole @ Nov 28 2007, 21:16) *
В виду того, что АЦП имеет последовательный выход и данные будут идти со скоростью 720 Мбит/с предполагается, в качестве ПЛИС использовать либо Virtex 2, либо Cyclon 3.


Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом:

Xilinx Virtex 2 = Altera Stratix II
Xilinx Spartan 3 = Altera Cyclon III

то есть серии Virtex и Cyclone занимают разные ниши. Кроме того, Virtex 2 на данный момент уже достаточно устаревшее семейство, как альтернатива - Virtex 4(5), если все же требуется high-end FPGA. Чтобы принять решение о выборе семейства нужно более детально проанализировать степень сложности необходимой обработки сигнала.

Цитата
Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом. Либо может быть у кого нибудь есть свое виденье решения поставленной задачи.


К разводке следует конечно подойти внимательно, выполнив требования производителей микросхем, а также обязательно промоделировав PCB на предмет целостности сигналов и т.п.
Go to the top of the page
 
+Quote Post
Pole
сообщение Nov 28 2007, 20:03
Сообщение #3


Участник
*

Группа: Новичок
Сообщений: 30
Регистрация: 27-05-06
Пользователь №: 17 496



Цитата(oval @ Nov 28 2007, 22:06) *
Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом:

Xilinx Virtex 2 = Altera Stratix II
Xilinx Spartan 3 = Altera Cyclon III

то есть серии Virtex и Cyclone занимают разные ниши. Кроме того, Virtex 2 на данный момент уже достаточно устаревшее семейство, как альтернатива - Virtex 4(5), если все же требуется high-end FPGA. Чтобы принять решение о выборе семейства нужно более детально проанализировать степень сложности необходимой обработки сигнала.
К разводке следует конечно подойти внимательно, выполнив требования производителей микросхем, а также обязательно промоделировав PCB на предмет целостности сигналов и т.п.


При выборе ПЛИС я исходил из следующих критериев.
1. Возможность принимать поток данных со скоростью 720 Мбит/с. Такую возможно Spartan 3 не обеспечивает, поэтому либо семейство Vitrex (минус здесь цена), либо Cyclon III. Также предполагалось использовать вначале маленький Virtex 2 для преобразования из последовательного в параллельный интерфейс, а затем Spartan 3.
2. Энергопотребление. Хотя здесь я пока не знаю что лучше. Думаю Cyclon III имеет преимущество по сравнению со Spartan 3 , т.к. выполнен по технологии 65 нм. Хотя здесь я могу ошибаться.
Go to the top of the page
 
+Quote Post
rloc
сообщение Nov 28 2007, 20:38
Сообщение #4


Узкополосный широкополосник
******

Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462



Цитата(Pole @ Nov 28 2007, 21:16) *
Возникает вопрос насколько сложна будет трассировка данного участка и имеет ли смысл ставить к примеру АЦП с параллельным выходом.

Ничего сложного нет, и на вдвое больших частотах работали. Разводить нужно на внутренних слоях, трассы желательно делать одинаковыми по длине с высокой точностью.
Go to the top of the page
 
+Quote Post
oval
сообщение Nov 28 2007, 21:55
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 265
Регистрация: 15-03-05
Из: Москва
Пользователь №: 3 367



Цитата(Pole @ Nov 28 2007, 23:03) *
При выборе ПЛИС я исходил из следующих критериев.
1. Возможность принимать поток данных со скоростью 720 Мбит/с. Такую возможно Spartan 3 не обеспечивает, поэтому либо семейство Vitrex (минус здесь цена), либо Cyclon III.


Очень может быть, я конкретных временных характеристик не смотрел.

Цитата
Также предполагалось использовать вначале маленький Virtex 2 для преобразования из последовательного в параллельный интерфейс, а затем Spartan 3.


Таким образом я бы не стал поступать, сделал бы все на одном кристалле, ИМХО.
Go to the top of the page
 
+Quote Post
dxp
сообщение Nov 29 2007, 04:17
Сообщение #6


Adept
******

Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343



Цитата(oval @ Nov 29 2007, 01:06) *
Что касается ПЛИС, то если рассматривать Xilinx и Altera, семейства ПЛИС соотносятся примерно следующим образом:

Xilinx Virtex 2 = Altera Stratix II
Xilinx Spartan 3 = Altera Cyclon III

Насколько мне известно, StratixII - это где-то Virtex4 или 5. А Spartan3 - это CycloneII.


--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 03:58
Рейтинг@Mail.ru


Страница сгенерированна за 0.01359 секунд с 7
ELECTRONIX ©2004-2016