реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Интерфейс ARINC-429,, ищется ядро
FPGA
сообщение May 25 2005, 01:04
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Возникла необходимость встроить в систему интерфейс ARINC-429. Проблема в том, что, т.к. требуется не менее 8 каналов обмена, специализированные микросхемы не устраивают по цене. В связи с этим разыскивается ядро на VHDL или Verilog. Поиск в инете выдал ядро от Actel, но стоит оно тоже недешево и опять же, кот в мешке. Кто-нибудь использовал готовое или создавал свое ядро для ARINC-429? Любая информация будет полезной, а об исходниках и говорить нечего. Может, кто подскажет, где найти актеловское ядро.

2 Модератор: если эта тема в данном форуме bb-offtopic.gif , то переместите ее по своему усмотрению.
Go to the top of the page
 
+Quote Post
anton
сообщение May 29 2005, 13:31
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 622
Регистрация: 31-07-04
Пользователь №: 422



У фирмы Holt есть микросхема два приемника один передатчик с примо передатчиками в самой микрухе окло 80дол.
Если брать нормальные приемники и передатчики в аринг то выдет таже сумма.
На не специализированной базе передатчик нормальный еше мижно реализовать а приемнок так себе.

А тему свою лучше брось в корень раздела интерфейсов.
Go to the top of the page
 
+Quote Post
Roman
сообщение May 30 2005, 07:38
Сообщение #3


Участник
*

Группа: Свой
Сообщений: 56
Регистрация: 30-06-04
Из: Kiev Ukraina
Пользователь №: 225



из моего личного опыта, реализация араинга-протокола не заняла много ресурсов, большее время ушло на формирование электрических параметров аринга. если вы присмотретесь внимательно к диагараммам обмена, то обратите внимание на форму фронтов сигнала - она линейная(причем на осцилографе проверено), так вот основная задача была сформировать правильные фронта (прафильную форму) - пришлось еще кучу интеграторов лепить, а потом писать еще модуль управления ключами - типа 1 мкс вкл, потом 8 мкс ждать, потом 1 мкс вулюч другой, потом опять ждать .. и так далее (нащет времен мог ошибится давно было )
по этому я прдлагаю вам подумать над испоьзованием готовых микросхем
той же фирмы "HOLT INTEGRATED CIRCUITS"
Go to the top of the page
 
+Quote Post
FPGA
сообщение May 31 2005, 16:22
Сообщение #4


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Спасибо за ответы. Все верно, но именно Holt и кусается, т.к. нужно минимум 8 приемников и поэтому 80х4=320 уссурийских енотов, да плюс в будущем необходимо расширение до 16 и дальше. Потому и искал альтернативу.
Go to the top of the page
 
+Quote Post
Roman
сообщение Jun 1 2005, 08:36
Сообщение #5


Участник
*

Группа: Свой
Сообщений: 56
Регистрация: 30-06-04
Из: Kiev Ukraina
Пользователь №: 225



на какой скорости должен работать ваш аринг ?
если нада для частот до 100кГц могу поделится информацией(имеется ввиду схема фомирования єлектрического интерфейса)
Go to the top of the page
 
+Quote Post
FPGA
сообщение Jun 1 2005, 11:29
Сообщение #6


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Цитата(Roman @ Jun 1 2005, 11:36)
на какой скорости должен работать ваш аринг ?
если нада для частот до 100кГц могу поделится информацией(имеется ввиду схема фомирования єлектрического интерфейса)
*


Скорости стандартные - 100 и 12,5 кГц. Если есть, чем поделиться, приму с благодарностью.
Go to the top of the page
 
+Quote Post
Roman
сообщение Jun 2 2005, 10:06
Сообщение #7


Участник
*

Группа: Свой
Сообщений: 56
Регистрация: 30-06-04
Из: Kiev Ukraina
Пользователь №: 225



для приемника я использовал диверенциальній услитель, и 2 компратора настроенные на +8.5в и -8.5в сигналы которых через буферы заведены прямо плису схемы не осталось (это стандартное решение)
а вот с формированием сигнала передатчика пришлось поозится
скажите куда выложить, я выложу
может найду коды на VHDL
Go to the top of the page
 
+Quote Post
FPGA
сообщение Jun 2 2005, 11:15
Сообщение #8


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Цитата(Roman @ Jun 2 2005, 13:06)
для приемника я использовал диверенциальній услитель, и 2 компратора настроенные на +8.5в и -8.5в сигналы которых через буферы заведены прямо плису схемы не осталось (это стандартное решение)
а вот с формированием сигнала передатчика пришлось поозится
скажите куда выложить,  я выложу
может найду коды на VHDL
*


Выкладывайте прямо сюда, если прицепить не получится, то пишите мне через личку.
Go to the top of the page
 
+Quote Post
Roman
сообщение Jun 14 2005, 12:02
Сообщение #9


Участник
*

Группа: Свой
Сообщений: 56
Регистрация: 30-06-04
Из: Kiev Ukraina
Пользователь №: 225



Я извинябюсь, совсем небыло времени, вот выкроил немного
в архиве проект для ORCAD 9.2 в месте с симуляциями
посмотрите
к сожалению небыло времени все рассортировать, но идея, я думаю, понятна
Прикрепленные файлы
Прикрепленный файл  all.rar ( 796.64 килобайт ) Кол-во скачиваний: 216
 
Go to the top of the page
 
+Quote Post
FPGA
сообщение Jun 15 2005, 11:21
Сообщение #10


Местный
***

Группа: Свой
Сообщений: 341
Регистрация: 6-12-04
Пользователь №: 1 352



Цитата(Roman @ Jun 14 2005, 15:02)
Я извинябюсь, совсем небыло времени, вот выкроил немного
в архиве проект для ORCAD 9.2  в месте с симуляциями
посмотрите
к сожалению небыло времени все рассортировать, но идея, я думаю, понятна
*


Roman, спасибо, но архив, похоже, битый. sad.gif Перезалейте, пожалуйста.
Go to the top of the page
 
+Quote Post
anton
сообщение Jun 16 2005, 08:04
Сообщение #11


Знающий
****

Группа: Свой
Сообщений: 622
Регистрация: 31-07-04
Пользователь №: 422



При полном минимализме делал приемник аринга на 2 резисторах 4 диодах 2 кондерах. декодировал на AVR.
От линии ответвитель 2ком на диодах ограничитель 0 +5в кандер на землю и на вход КМОП тригера шмитта.
Далее сумируеш импульсы а и в получаеш синхру по ней зашелкиваеш регист и запускаеш таймер если следуюшее событие пришло слижком рано то игнорируеш его если слишком позно делаеш сброс.
При хорошей земле на стенде можно и использовать.

Да сдраствует минимализм и советский пофигизм!
Go to the top of the page
 
+Quote Post
Alex Zorg
сообщение Jan 22 2006, 18:04
Сообщение #12





Группа: Новичок
Сообщений: 10
Регистрация: 15-01-06
Пользователь №: 13 195



Есть передатчик и приемник на VHDL.
Занимался этим давно, наверняка, сейчас бы cделал все совсем иначе...

"голый" приемник и передатчик прикрепляю...
Прикрепленные файлы
Прикрепленный файл  arinc_in.vhd.txt ( 6.17 килобайт ) Кол-во скачиваний: 373
Прикрепленный файл  arinc_out.vhd.txt ( 7.47 килобайт ) Кол-во скачиваний: 337
 
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th July 2025 - 10:43
Рейтинг@Mail.ru


Страница сгенерированна за 0.01445 секунд с 7
ELECTRONIX ©2004-2016