Вот это именно мне и непонятно зачем задерживать клок, в рекомендациях как правило говорят обратное. Клок непременно должен быть шустрее всех.

Очевидно, речь идет не о завале фронта клока, а о сдвиге его (запаздывании) его относительно сигналов адресов и данных. Чтобы удовлетворить требованиям по tsu.

Для того чтобы удовлетворить tsu клок должен приходить быстрее,чем данные, тогда и tsu и thold удовлетворяются, а в случае заторможенного клока можно на холд нарваться. Поэтому и рекомендют клок пускать в верхнем слое, где скорость распространения повыше, а данные можно и во внутренних слоях. Скорее всего здесь какой-то вырожденный случай

Почитал Говарда Джонсона - не понял один момент: допустим применяем согласование на стороне источника, т.е. последовательно по линиям адреса, данных и управления вблизи проца ставим резисторы порядка 22 Ом (что и видно на схемах включения проца типа S3С2440 Samsung) - у Говарда написано что В ТАКОМ СЛУЧАЕ НЕЛЬЗЯ ПОДКЛЮЧАТЬ ПРИЁМНИКИ К СРЕДИННЫМ УЧАСТКАМ ЛИНИИ ПЕРЕДАЧИ ДАННЫХ т.к. там наблюдается
двухступенчатое изменение сигнала (прямая волна накладывается на отраженную : посмотрите рисунок), однако на тех же схемах на шину понавешено несколько девайсов: две SDRAM, шинники, Flash.????
Ещё момент: в случае SDRAM и проца роли источника и приёмника меняются местами, а резисторы остаются на месте...
Хотелось бы найти пример топологии реальной печатной платы для изучения.
Разбирал сотовый: что-то не видел я там кучки резисторов-терминаторов
В общем запутался: теория с практикой не сочетается...
Ещё момент: если эти терминаторы набузовать на всю системную шину: 32- даты, 17 адреса 5 управления греться всё будиит - и проц и резисторы

Чес говоря, скоко не видел плат быстродействующих девайсов, стоко ни разу не видел на них терминаторов (т.е. параллельного согласования), везде тока последовательное (33 ОМ) согласование. Мне кажется эти резюки играют роль исключительно демпферов типа того, что "пусть источник и приёмник не согласованы - будет волна, так мы её задушим и дело с концом!". Неопределенность потенциала (колебательность) быстро станет определенностью (после одного - двух мелких колебаний). Хотя прямо сейчас вспомнил, что в обучалке Гиперлинкса есть пример с параллельным согласованием совместно с последовательным. Но это, наверно, для оч больших скоростей.

книжку ещё не читал но от себя могу сказать

резисторы действительно нужны если линия становится длинной - а это 1/8 - 1 /12 дли ны волны утроенной частоты сигнала

мощные fpga имеют в составе ввода вывода блоки настраиваемого импеданса что на вход что на выход - поэтому сопротивления с этой стороны могут быть и не нужны

со стороны других устройств это действительно нагрузка линии

последовательно 33 ома ставят ещё и для того, чтобы избежать токового выброса выходного каскада на ёмкость проводника.

на сколько мне представляется вопрос линии связи подключенной между 2мя устройствами решается однозначно

а вот когда несколько устройств на 1 линии - то только моделирование - думаю резисторы могут и навредить

Насколько я помню 33 ома это для 50-омной линий передачи, так как выходное сопротивление многих микросхем около 20 Ом, т.е 33+20=53. Для других условий согласующее сопротивление может быть другим.

Есть еще такое, более обобщенное мнение:
Если стремиться все делать "правильно", то согласующие резисторы нужны и последовательные (на стороне источника), и параллельные (на стороне приемника).
Поскольку такой "идеальный" подход связан с дополнительными затратами места и энергии, стараются схемы оптимизировать, выбирая "меньшее из двух зол": дополнительные затраты или риски несогласованной линии передачи. Поэтому и встречаются решения с только одним согласующим резистором на линию, а то и вообще без таковых.
Ну, а Искусство создания хорошей схемы как раз и состоит в том, чтобы достичь нужного результата с минимальными затратами.

Смотрите прикрепленный файл.


xilinx, intel, freescale и т.п. на сайтах есть примеры.


А зачем "куча" обвязки, если сотовый нормально работает с той топологией что есть?


Могут, если не посчитать рассеиваемую мощность на том же резисторе.

добавлю ещё чуток.
разработчики микросхем стараются сделать выходные буферы как можно более быстрыми. на практике, если линия связи "короткая" т. е. волновые эффекты ещё не проявляются, а нагрузка небольшая, то от мощных буферов могут быть одни неприятности. резкие фронты сигналов способствуют сильному излучению и наводкам на соседние линии. если много выходов переключаются одновременно, но возникает существенный всплеск на общей шине кристалла, даже, если на земленой ноге как бы всё хорошо. в этот момент могут неправильно работать входные буферы микрухи...
таким образом, небольшие последовательные резисторы на выходах улучшают работу схемы в целом даже если частототы невелики.

обычно ставят резисторы 33..47ом. например CAY16 (http://www.bourns.com/pdfs/CATCAY.pdf)

поскольку CMOS буфер близок к идеальному источнику тока, то базовая формула: dT=dU*C/I. задаются требуемым временем фронта/спада (dT) и прикидывают требуемый ток заряда ёмкости нагрузки © на требуемый перепад dU. далее по закону Ома оценивают величину общего сопротивления. вычитают из нё сопротивление открытого канала транзистора (для буферов ~10 Ом) и собственно всё.
оч. полезно, например в случае CPLD Altera даже если вы работаете на 1кГц. у них оч. "жёсткие и звонкие" буферы.