В свойствах пинов стоит TTL. Питание ядра и IO - 5в

После двухдневной ловли глюков в железке (в симуляторе все ок, в железке - глючит), волею судеб тестером померил напругу выхода... МАМА! 3.6в !!!!!!!

И приплыли... Что делать не имею уже никакого понятия... Нада 5в чтобы было

Читать описание, после чего или отключать нагрузку, или ставить резистор в +5.

Так если мне не изменяет память то уровень логической еденицы в TTL уровне это 2.4 В, если плиска работает на микросхемы уровня TTL то все должно срабатывать.

Возможно большая нагрузка выхода по току. Сделать выход открытый коллектор и поставить pull-up.

не, большой нагрузки там нет... в том-то и дело.

а где явно назначается, что пин open-drain? я нашел только Auto Open-Drain Pins on|off

Сообщение отредактировал toweroff - Dec 25 2007, 10:23

На 5-ти вольтовых семействах, выходные буфера, иногда, делали так: на n и n-канальных транзисторах. Поэтому лог. 0 был нормальным, а лог. 1 была = Vcc - V порога n-канального транзистора. Если нагрузка была небольшая, то нормально дотягивало до 4.2 В. Но при согласовании с TTL логикой проблем небыло, т.к. лог. 1 не хуже чем 2.4 В.

Не, это не из той оперы...
Используйте примитивы OPNDRN или TRI (они есть в библиотеке квартуса).

Тоже такое наблюдал на епм7064. Выход не дотягивал до 5в. ТТЛ ело нормально, а вот Z80 отказался, пуллапом вылечилось.

+1. Более того, на очень длинных высоких уровнях у 7000 можно наблюдать модуляцию соседними сигналами. Надо смириться с тем, что всё, что выше 2,4В - это логическая единица, и из этого исходить.
5В только через открытый сток, если позволяет быстродействие. А если нет - то буферы серии 74HCT или вроде того.

Очень длинные - это сколько? У меня получается по трассе 50мм где-то, длительности /RD и /WR порядка 250нс. Эти сигналы пущены через 33 Ом от проца





Кстати... В корпусе TQFP100 EPM7128S должна греться? Как сильно?

Не по месту, а по времени. Просто на долгой логической единице были хорошо видны всяческие перепады до сотен милливольт.
Греться должна, но не сильно, палец легко терпит.

Ну пока всем челом бью, отпишусь что получилось

Попробую заодно приобщиться к верилогу, может и скомпилит более красиво...

Итак... Подтяжки убрал совсем - фронты получаются жутко затяжными, а без них те 3.5в, выдаваемые максом, вполне катят для целевого девайса.

Целефой девайс - модуль с 3в флешами с трансмиттерами 3в -> 5в типа FST16211.
В "жесткой" логике (HC, AHC) все работает. Переписал все в макс (абсолютно тот же функционал)... и поехали в тундру...

Значицца что есть:
1) два регистра старшей части адреса (A15-A24, A0-A7), адреса A8-A14 выдает проц.
2) 8 8-разрядных регистров (попарно встречно-параллельных) для записи в/из модуля через три-буферы
3) три-буфер на шину данных проца
4) немного дополнительного незначительного функционала

Доступ к функционалу/модулю - через А15 проца. Фэнаутов на этом пине в максе 68

Все защелкивается по фронтам ALE, WR и RD

Имеем:

100% работающее чтение
иденты флешей читаются на ура
флеш стирается (команды жрет)
запись в тундре... доходит до некоего адреса в районе 7кб (всегда одного и того же и с разными модулями) и... ошибка записи в буфер (1 бит в единице)
Адрес никак не связан с установкой более старшего бита адреса (тут хоть было бы где копать)
Сверка записанной части и оригинала - 100%

Уточню, что софт проца НЕ менялся, т.е. все сигналы и вся логика работы сохранена. И еще что важно - сбой происходит в старшей части адресов процессора, регистры макса в этом не участвуют... кроме младшей части

Может будут у кого какие мысли по этому поводу?

Притянул к +5 все адреса, идущие с ПЛИС, данные без подтяжек.
Пишется порядка 350-400 Кб, потом опять сбой.
Ставлю подтяжки на данные - вообще перестает что-либо записываться (CFI команды не распознаются флешой, все ID читаются как FF), при этом чтение работает 100%

Товарищи, кто-нибудь имел опыт работы с подтяжками на макс7к? Может их к нулю тянуть? и вообще надо ли?
Судя по тому, что девайс работает нестабильно и нестабильность меняется "от подтяжки к подтяжке", дело именно в этом

Длительность WR 120нс, данные выставляются на флеш через 22нс после начала WR и снимаются через то же время после окончания. В даташите на флеш - минимальное время удержания данных после окончания WR - 0(!) нс, т.е. мои данные гарантированно будут висеть при переходе 0-1 сигнала записи

Время удержания данных при записи - мин 45нс, что с лихвой выполняется (120-22) ~ 100нс

toweroff, попробуйте на все выходы вашей CPLDшки поставить slow slew rate (в квартусе - assignments editor). Вдруг вы не в той степи ищете.