Если у вас два клоковых домена. то и констрейнить наверно нужно оба.
Если кристалл тянет системную частоту 70 мГц, и контроллер PCI реализован мегафункцией (clk 33
только на fpga),
нужно корректно перейти из клокового домена 70 в клоковый домен 33.
По сути это селектор адреса с регистровыми записью и чтением.
Не должно тут быть проблем.

Вообще как-то мы упустили один простой совет - возьмите postPAR модель да отмоделируйте при разном начальном сдвиге фаз тактовых частот. Все увидите.

Спасибо за совет.
Попробую отмоделировать.

может я чего-то не понял, но 33 и 70 МГц некратные частоты и их констрейнить (вернее переход между ними) не получицца

странно, что раньше работало...

может проблема решиться посредством синхронизатора (ну или еще одно слово для гугления metastability)

проще говоря, нужно добавить (если допустимо) еще один (два ...) триггер в цепочку

Переход между частотами констрейнить никогда не получится - не надо, ну не надо переходить напрямик даже между кратными частотами.


Правда удивительно.


Добавление второго регистра в принимающем домене защищает от звона принимающей логики, когда первый триггер попадает в метастабильное состояние, и никак не влияет на правильность принимаемых данных. Там широкий регистр, я так понял, и просто добавление триггеров не спасет: шину из одного домена в другой можно передать, только используя механизмы обратной связи (acknowledge) или FIFO, если только не счетчик Грея передается.

sorry, я не совсем точно сказал

но можно и без обратной связи, если времянка фиксирована и известна

например, выходные данные удерживать несколько тактов, а сигнал готовности задержать и т.п.