Есть какая нибудь особенность разводки шины PCI на материнской плате? В частности мне не понятно какой длинны должен быть PCICLK на ней по отношению к другим сигналам, и надо ли выравнивать их длины? На мамке будет стоять только один PCI слот.

2 Obstinate - выравнивать - желательно.
На счёт PCICLK - надо вести так , чтобы это была длинна я линия - иначе в ГЛ приёдётся согласовывающие ставить - смотреть там....

А вы не пробовали герберы просматривать по этой тематике??

А это где их можно глянуть?

2 Obstinate - на счёт герберов - на фтп альтеры (счас просто завязался с ФПГА - потому и с этой тематики подбрасываю) - типа вот такого:

ftp.altera.com/outgoing/devkit

и там море всего..

Например тот же CycloneII_PCI, или совсем чтоб совсем страшно было - StratixII_PCI.
Там качаете архив - ставите - в папке docs - находите схему в пдф-е и файл *.pcb - это на сколько я понимаю ПП в оркаде - вчера мучился - у меня 15.7 есть - никак ставиться вчера не хотел. Завтра принесу с дома 10.5 - тот точно ставится. Как поставлю, так точно скажу - в оркаде или нет..

Так-же советую поспрашивать тут на форуме.. Только как найдёте - обязательно поделитесь

2 Obstinate - извиняюсь - обманул я вас... Там в директории лежит файл *.brd - и если покопаться в нём то можно найти строчку - Type: Allegro Board.. А вот *.dsn - открывается оркадом на ура....
Так что опять "....радянськiх спортсменiв спiткала невдача..".

Не подскажет никто - что это за аллегро - тобто я знаю что это CADANCE - но всмысле что за пакет такой?
Ето случайно не - CADENCE.SPB.16.0 ??

AMD рекомендует:
Длина трасс, входящих в класс PCI - 1"min, 12"мах.
Разница длин (между самой длинной и самой короткой трасой во всем классе) - <1500mils.
Из практики - смотрите рисунок.
PCI работает на 33МГц - больше не было необходимости разгонять.

Всё указано в спецификации (рев.2.3. - это п.4.3.6. Physical Requirements).

Намного важнее - разводка. Общая земля, не пересекать края полигонов питания, вести шину перпендикулярно другим проводникам. А разводка от чипа до разъема - там шина практически выровнена.

Вычитал в спецификации на модуль ETX (ETXDesignGuide122.pdf, стр. 16)
Длинна PCICLK должна быть около 8.7", с учётом того, что по спецификации на плату расширения на ней PCICLK должен быть 2.5", то длинна на мамке от разъёма до разъёма должна быть на 2.5" короче.

Если вы разводите ETX модуль то для него жестко задается длина клока для базовой платы, поскольку внутри у него от генератора до чипсета уже есть заданная задержка.

По идее остальные сигналы PCI должны быть короче клока. Разводить сигналы желательно последовательно без больших разветвлений. Сигнал клок - только точка-точка 1 выход на 1 вход.

В файле написаны констрейны для PCI шины для модуля ETXexpress, в принципе они подойдут и для ETX модуля.

Вот так развёл, работает.

2 Obstinate - тобто вы PCI через штырки соединяете ?
А на какой частоте работаете?
А змеевидная трасса - это можно поинтересоваться что ?

Ну PCI по определению выше 66МГц не должен быть, обычно всего лишь 33, так что и через штырьки можно, а змейка скорее всего клок, его же нужно задержать относительно всего остального. Кстати обычный PCI разъем именно DIP монтажа(а здесь похоже он и стоит), редко SMT встречается.

Змейка это PCICLK, её длинна должна быть 8.7", это из спецификации на модуль ETX, а точто сам разъём через штыри, так в основном всегда такой все и применяют, редко смд.

Добрый день!

Как раз у меня такая же задача скоро будет стоять,
Спасибо всем за советы!

2 Obstinate :
Если можно то выложите куда-нить на обменник файлы проекта
для разводки (PCAD или ORCAD), мне будет крайне полезно ,
да думаю и другим

С наилучшими пожеланиями,
Николай

PCI-X - Higher clock frequencies up to 133 MHz.