есть ел. схема которая состоит из двух частей
первая содержит логику 155 серии ЛА 1 ЛА 3 ТМ 2 ИЕ 2 ИЕ 6
около 30 корпусов.
вторая содержит аналоговую часть ОУ 553 УД 140 УД и
компараторы 554 СА 3
12 корпусов. max частота 8 Мгц.
подскажите пожалуста какие ПЛИС проще и лучше изпользовать
для данной схемы.
сколько примерно времени потребуется.

30 корпусов логики - скорее всего войдет в младшие/средние Altera MaxII, если внешних выводов не очень много и не требуется обязательно 5В по выходу (3.3).
Аналоговая часть - или просто перевести на современные сдвоенные-счетверенные чипы, или поставить программируемый аналоговый чип, или заказать БМК, аналоговые недороги..

Питание какое предполагается? Обязательно 5В? Сколько входов/выходов/связей цифровой части с остальными? Точнее можно узнать сколько счетчиков и триггеров в схеме? Остальная логика мало интересует, т.к. по количеству триггеров можно прикинуть требуемый кристалл.
Если в схеме не используется каких-либо "хитровыделанных" включений логики, то перенести вашу схему (не переписывая ее на каком-либо языке описания, а в схемотехническом редакторе, 1:1 как на электрической принципиальной схеме) в подходящий кристалл CPLD за день можно.

Это только цифра, аналог есть еще. Больше 8 триггеров на корпус в стандартной россыпи (не ОЗУ) не было, 8х30 = 240, т.е. чипа на 256 (288) триггеров на "цифру" заведомо должно хватить.

Во-первых, вопросы были заданы не вам, а автору топика. Во-вторых, сколько триггеров в ТМ2 и счетчиках ИЕ2, ИЕ6 я примерно себе представляю. В-третьих, CPLD, содержащая 288 триггеров (макроячеек) будет как минимум на порядок дороже этой горсти простейшей логики. И если у вопрошающего не стоит цели "миниатюризация любой ценой", то ваша цифра его только смутит и отпугнет. Так что не нужно домыслов и 'среднепотолочных' расчетов Давайте подождем ответов автора.

большое спасибо всем за ответы.
питание 5 в.
входов 8
выходов 6
связь логики с аналогом 12 вх/вых
ТМ 2 10
ИЕ 2 8
ИЕ 6 6

я работаю с обоими

схемотехнический редактор xilinx настолько отстойный и вообще среда ISE на столько кривая, встроенный симулятор тормозит и вылетает (придётся осваивать ещё и моделсим) так что для проектирования простых вещей я бы тоже посоветовал альтеру.

согласен, альтера проще, хотя есть и варианты пользовать вместо ISE альтернативу какую нибудь, скажем - Altium Designer (глюки тут наблюдаются до сих пор, вроде - ИМХО слишком обширная эта задача для одной компании сделать софт для всего производственного цикла ), или софт Mentor Graphics. Возможно а альтернативном софте и не будет никакой разницы чем пользоваться - Альтерой или Зайлинксом, или еще какими ПЛИСами.

Поддерживаю, для начинающих, да еще в схемном редакторе, и с моделированием - лучше стартовать с Альтеры.
Для продвинутых разницы нет, кое-что лучше в одном и наоборот. В последних версиях обоих фирм наблюдается сближение, видимо, копирую один у другого лучшее.

Не согласен с кривостью ISE. Обоснуйте, что там криво?
Работал и с MAX+PLUS II и с Quartusom и с ISE.
Так вот, по моему мнению MAX+PLUS II был самым дружелюбным.
А мне лично ISE намного удобнее Quartus.

P/S/
Схемным вводом не пользуюсь вообще)

76 триггеров, самой медленной EPM3128-10 в корпусе TQ100 хватит. В розницу она около 250 рублей, оптом можно купить вдвое дешевле. из Xilinx - 95144. Более современное семейство - Altera EPM240 (240 триггеров, меньше нету) - стоит в терраэлектронике 150р в розницу.

Ну не знаю, я работал в Xilinx Foundation - очень был доволен.
И симулятор нормальный.
И пакует хорошо.
С альтерами не работал, не разрешали их в военной технике применять.

PS. Вообще, триггеров порядочно, может, лучше простенький FPGA приделать?
Как по ценам?

Сообщение отредактировал MrYuran - Mar 19 2008, 15:15

Ага, а про питание 5В вы видимо пропустили? Тогда уж нужно что-то типа EPM7128STC100-15 от Altera, либо XC95144-15TQ100C от Xilinx. Конечно если бы можно было перейти на 3.3В питание (хотя бы только для логики), то там и цены на CPLD меньше, (хотя цены Altera и Xilinx также сравнимые) и с покупкой гораздо проще.
Со схемотехническим вводом в MAX Plus я не работал, а в Xilinx Foundation особых проблем с ним нету. Все просто и понятно, осваивается буквально за день-два.

По входам все эти ПЛИС (EPM3128, 95XL144, EPM240) 5V-compatible. У серии 155 лог. 1 - от 2.4В (реально 3.4...3.6В), поэтому питание 3.3 вполне годится (откуда этот номинал в свое время и взялся). Сделать же 3.3 из 5 проблем не представляет.

p.s. кто-то говорил про "минимум на порядок дороже". Просто для справки - в розницу россыпь 74 серии стоит от 5 руб за корпус, 30 корпусов - 150 руб. Те же самые деньги, что за EPM240, не считая гораздо бОльшего энергопотребления и площади платы в россыпном варианте (а это - тоже деньги). Т.е. вариант на ПЛИС в итоге дешевле. Поэтому-то россыпь и умерла, многие чипы серий 74ххх даже с производства сняли или по крайней мере не повторяют в новых сериях.

В Foundation версии до 4.2 был другой схемный редактор, основой которого была среда разработанная Aldec ( http://www.aldec.com/index.asp ). При переходе к ISE Xilinx видимо отказался от услуг Aldec и сделал свой страшных схемный редактор в рассчете (видимо) на то, что все будут пользоваться HDL-языками при разработке своих проектов. Но Aldec продолжил развитие своей среды разработки и если кому-то нужно использовать FPGA/CPLD фирмы Xilinx и вести разработку в схемном редакторе, то вполне можно воспользоваться средой фирмы Aldec Active-HDL ( http://www.aldec.com/products/active%2Dhdl/ ) используя при это для трансляции проектов средства ISE.