Да не будет такое никогда без предупреждений.
Есть два способа борьбі с дребезгом.
1 - Аналоговый. Без анализа воздействия во времени. Требует трех позиционной кнопки и подтягивающих резисторов по входам R-S триггера. У Тицца и Шенка расписано. И здесь тема дребезга пробегала.
Второй Ваш. Но воздействия на входы Вашего r-s триггера должны быть порождением триггера.
В реальности на комбинаторике пички получите.
И предупреждения об этом.

Стесняюсь спросить, а вообще схема работает, пусть даже с предупреждением?

Может, не обращать внимания?

Я, честно говоря, с CPLD не работал, только с FPGA Spartan и средой Xilinx Foundation.


Вообще если в вашей среде есть режим симулирования после разводки, то можно очень просто посмотреть, что же на самом деле получилось (и как будет работать железо)

Сообщение отредактировал MrYuran - Mar 16 2008, 14:08

Схема работает, может в самом деле плюнуть слюной на эти предупреждения?

Во второй схеме у вас классический RS-триггер с прямым и инверсным выходом.
Если на входы не подается запрещенное состояние (два нуля), то можно заменить такой схемой:
D-триггер со следующими входами: D=1, CLK=set, CLR=reset.


Можно и плюнуть, но надо представлять, к чему это может привести.
Игнорирование малопонятных предупреждений может привести к долгому поиску причин редких сбоев схемы. Или зависимости поведения устройства от партии схем или условий работы.

Вобще не помйму о чем спор. Изначально был нарисован не RS-триггер, а извините, х..ня какя-то. Оба логических элемента можно выкинуть и соединить цепь, выделенную красным цветом с цепью SEC_DIV_UP_B. Будет то же самое. Это кто-ж догадался у RS триггера оба входа соединить, пусть даже и через инвертор! Вообще, я сам давольно давно проектрирую прошивки для плиса, и у меня сложилось мнение, что если синтезатор выдает подобные предупреждения, то лучше искать ошибку у себя, чем способ обойти, ибо потом замаетесь разбираться, почему схема не работает.

Сообщение отредактировал Михаил_K - Mar 16 2008, 20:33

Михаил_K, не кипятитесь. Задача форума обмен опытом а не матюги за детские ошибки.

именоо этот вариант я и пробовал- нифига не помогло.Схема просто перестала работать, поэтому я решил оставить то , что было.К чему это приведёт- покажет время.
Спасибо всем за понимание, на самом деле , это мой первый проект на ПЛИС, так что .......

Тогда обычный совет - учите ЯВУ. Какой из них лучше хз, я выбрал VHDL

Да я и не кипячусь вовсе. . Просто почему-то никто не обратил внимание на абсурдность схемы!

Да не, обратили.
Просто сразу пошло обсуждение антидребезга, и нормальный антидребезг изменил бы этот кусок схемы.

абсурдности в таких вещах особенно то нет

если она разведётся то и работать будет - я имею ввиду триггер на рассыпухе

компилятор не хочет с ними ничего делать по при чине неизвестности начальных условий - я сталкивался с этим в альтере в ксайлинксе не пробовал

в том-то и закавыка, чтотаботает как надо, только вот ПЛИСка как-то греется , как мне кажется подозрительно горячо, но дым из неё не идёт

Уже писал пару раз здесь в форуме, но думаю стоит еще раз напомнить. Серия XC9500 не имеет встроенных схем bus-hold, поэтому "висячие" входы у нее оставлять нельзя! Либо устанавливайте внешние pull-up, либо при программировании установите опцию "соединять неиспользуемые пины с GND". Плавающие потенциалы на "висячих" входах у XC9500 могут привести к саморазогреву и выходу кристалла из строя, что наблюдалось на практике неоднократно. Кстати, XC9500XL и XC9000VX этим не страдают, т.к. имеют встроенные bus-hold.

да у меня ни одного свободного пина нет , все в работе,кроме тех, по которым програмирование идёт.Их тоже на GND сажать?

Нет, их пуллапить желательно. Если вы их заземлите, то как программировать-то будете?