Дык я этот же вариант и предложил выше, как более оптимальный. Но мы же не знаем всех нюансов и если требуется строго 5В логика, тогда мои варианты более точно соответствуют тех.заданию. 5V-tolerance вообще-то для входов и выходов с Open-Drain указывается. А для нормального push-pull-ного выхода имеется ограничение на втекающий ток высокого уровня. Не факт, что там это ограничение никак себя не проявит. Все-таки у стандартной ТТЛ-логики входной вытекающий ток высокого уровня не такой уж и маленький.
Это для вашего первоначального варианта в 240 триггеров было написано.

всем благодарен за подробные ответы.
а как быть с аналоговой частью.
было предложение выполнить на БМК.
если можно по подробней по аналоговому
программированию.

EPM240 за 150 руб. как раз и имеет 240 триггеров. Времена меняются.


По программируемым аналоговым ИС - см., к примеру, Lattice ISPAC. Это вариант для небольшой серии. При серии больше 1000...5000 в год - экономически оправданно сделать БМК - это полузаказной кристалл, срок 2-3 мес, разработка от 200-400 тыс. руб, цена в партии зависит от тиража, типа корпуса и сложности тестирования при производстве (цена аналоговых ИС - в основном разработка, корпус и производственное тестирование кристаллов) собственно, пределы от 60 до 300 руб/корпус. Даже если комплектация на ПЛИС/БМК получится несколько дороже исходной, резкое сокращение работы по сборке и особенно наладке аналога в серии более чем окупают эту разницу. Особенно это важно именно для аналоговых узлов, контроль и проверка которых отнимает много времени даже у автомата, а брак по сегодняшним понятиям, пропускать к заказчику никак нельзя.

ага))) чтобы удалить секцию провода надо выбирать в меню что удалять весь или кусок

при нумерации номера пинов появляются неизвестно какие, и могут изменяться и обратно не переправишь - говорит что такой есть. это какаемо ise 7 версий

навигация по листу никакая - колесо не работает

в версиях с восьмёрки переход от работы к симуляции требует лишних операций

на конференции по ксайликс я задавал вопрос разработчикам, и понял, что скоро схемного ввода не будет вообще.

PS меня вводит в бешенство стыковка компонентов, когда вместо 2х линий на схемном редакторе я вынужден писать 20 строк текста. Не знаю как кому мне наглядней когда блоки соединяются проводами и когда видно что откуда и куда идёт не перелопачивая всё начиная с описания верхнего уровня.

Звиняйте что встреваю, так как ничего с FPGA не имел, но у меня много неясностей. Как я понимаю, Xilinx и Altera делают так называемые SRAM FPGA, то есть для хранения конфигурации нужна какая-нибудь энергонезависимая память. А кто-нибудь делает Flash FPGA? Как происходит конфигурация, нужен ли ещё какой-нибудь контроллер??

У Xilinx есть Spartan-3AN, кроме того есть еще Acter с семейством ProASIC.

на сколько я понимаю альтеровские MAX II это тоже FPGA типа младшего циклона без наворотов типа памяти и PLL.

чем не нравится загрузка с внешней пзу - пзу маленькая стоит если не оригинальная мало

Самая большая неприятность - враги могут прошивку слить.
Мы для отработки AT17 флешки ставили, а потом уже родную ПЗУ.
А про флешные слыхал, что у них прошивки иногда слетают

Понятно. Ещё не в тему(sorry). Есть так называемый "soft Nios" процессор, как с ним работать? То есть, для того чтобы с ним работать нужно его прежде загрузить в fpga, посредством внешнего контроллера и памяти.

ниос альтеры и микро-пикоблейз ксайлинкса и все остальные софт процессоры это обычная схема - ядро алу, командная машина, программый счётчик с минимальной переферией регистрами, может даже стеком и подключенными к нему блоками памяти из состава фпга. прелесть такого подхода в гибкости настройки необходимых функций и занятии оптимального количества ресурсов

при прошивке ячейки этой памяти конфигурируются как и всё остальное и процессор как и обычный процессор работает с ними как и с обычной памятью, подключенной к нему.

такой процессор можно слепить и самому - причём любой разрядности, что по адресам, что и по данным - основная проблема то, что как в институтской лабораторке, придётся переводить программу, написанную на собственном языке в таблицу собственных - же кодов считываемых алу для исполнения

Не, это понятно. Я имею ввиду весь процесс стартапа. Как это происходит???

Нет, они флэшовые, им конфигурационная память не нужна.

я про то что подозреваю, что внутри фпга и флешь



так как обычно - по включению питания загружается конфигурация а дальше

волевой командой по всей плис её переводят из режима конфигурирования в режим работы и в соответствии с глобальным клоком всё стартует с начальных условий

(если используестся принудительный сброс то модуль сброса воздействуя на ядро обнуляет регистры и прогграммный счётчик) если нет и достаточно начальной установки в 0 программный счётчик делает первый шаг и с этого момента программа начинает выполняться.

http://www.altera.ru/cgi-bin/price/price цены альтера

воо..., а вот здесь "please" поподробнее!!! Как?

Другие варианты (типа EEPROM) очень стремные или фантастические.
Автору могу посоветовать (Xilinx) XCR3128-12, если на 3.3 В. Потребление будет под 0.
ISE для схематики кривоват, но при минимальной настойчивости тоже вариант. Лучше освоить верилог, он очень прост (если Вы чуть-чуть знаете С).