ПРОБУЮ РАЗОБРАТЬСЯ В IOD. ПОМОГИТЕ ПОЖАЛУЙСТА.



Если следовать по пути, описанном на форуме, а именно:
- создать пустой проект в IOD
- набить имена сигналов (раз знаете общее число задейстованных сигналов и цепи в схеме то имена вы тоже можете уже задать)
- сконфигурировал проект под нужный device и указать на заранее созданный пустой проект DC
- присвоить сигналы пинам
- сгенерить через wizard два символа (функциональный и pcb)
- сгенерить схему и символы для DС и PDB
- импортировать в ЦБ PDB и символ pcb
- разместить в схеме DС функциональный символ и к нему подсоединил доп. компоненты
- упаковаТЬ и передал все на плату - разместиТЬ компоненты
- в IOD указаТЬ файл с топологией *.lyt и увидеТЬ текущее размещение
Далее можно делать перестановку (swap) где угодно и в плате (тогда через схему передать изменения в IOD) или в IOD (и наборот передать

из него через схему в плату).

то вроде бы все получается, но возникает ряд вопросов.
1. А если я хочу добавить сигналы после загрузки РСB в IOD, то у меня получается, что проект несинхронизированный, хотя сигналы в

схему добавились, но функциональный символ остался неизмененным, а при попытке изменить функциональный символ, он мне пишет, что

функциональный блок без РСВ символов и схема несинхронизированна.
2. Возможно ли назначить один и тот же сигнал, например ногам питания, если у них разный тип, например VCCO и VCCINT. У меня не

получилось.

3. А если изначально есть схема с ПЛИС и файл ExPCB, с расставленными элементами. Можно ли теперь воспользоваться IOD? При условии,

что и сигналы, и символ были сделаны без использования IOD (HDL файла нет). Я пробовалв, но у меня не получилось.
Я делала так:
-Import PCB Design wizard: выбираю из списка ПЛИС, выбираю соответствующий Device и FINISH.
Но происходит переименование некоторых сигналов, в частности GND на net61 и net62, а сигнал, который шел на VCCO и VCCINT (+3.3V)

сбросился

-Создаю функциональный элемент
-Дальше я попробовала сделать Import Symbol, поставив галочку, что это РСВ
-Указываю файл проекта, и заполняю part number...
-И возникает у конфликт схемы и IOD


КАК СДЕЛАТЬ, ЧТОБЫ IOD, ПОНИМАЛ, ЧТО СХЕМА, И СИМВОЛЫ ОТНОСЯТСЯ ДРУГ К ДРУГУ, что я делаю не так и возможен ли такой способ работы с

IOD? Если да, то как его реализовать.

http://www.megratec.ru/forum/1/

Странное поведение IOD 7.2:
При выборе схемы "DesignView / Design Capture [WG2007.1]" тут же получаю сообщение "This application has failed to start because iCDBCAPI.dll was not found. This library is included in EE2007.1 install." Оной dll негде в обозримом пространстве не видно. И где ее искать ?

Уже нашел. В дистрибутиве. Но почему я должен что-то копировать в ручную я не понял!

У меня она встала сама при инсталляции. Возможно например что у вас был включен антивирус при инсталляции или еще что-нибудь, что привело к неполному выполнению инсталляции.

А не подскажите в каком порядке проводилась инсталляция. У меня EE2007,DC2007,IOD7.2 Возможно cтояло начать с IOD?
И еще вопросик в догонку - в какое место иерархии установочных директорий наиболее правильно помещать IOD ? Это я к тому, что скажем Hyperlynx ставится в SDD_HOME, a IOD как-то сбоку.

Ну вот, по ходу дела еще вопрос образовался.
При создании wizard'ом PCB символа из имеющегося функционального получаю кучу сообщений вида "The signal 'xxxx' is placed on the pcb and functional symbol, but both symbols are not hierarchically connected." И что особенно интересно это сообщение формируется не для всех сигналов, размещенных на символе, а только для являющихся элементами шины т.е вида XX<dd>. При этом эти сигналы оказываются на вкладке unplased.
Впрочем часть шин (с дифф сигналами) разместилась нормально. В чем еще разница в упор не вижу. Буду признателен за любую подсказку.

1. В таком же.
2. Судя по сообщению имя pcb отличается от функционального. Должно быть соответственно xxx и xxx_pcb.

С именами все было в порядке. Фишка в следующем: Такое предупреждение появляется если группа сигналов объединена в шину, но на функциональном символе представлена не как bus pin, а как отдельные выводы. Не очень понятно баг это или фича. Я так думаю, что баг. По крайне мере для шин из диф. сигналов это сообщение не возникает.

Очередной вопрос.
У нас исторически на схемах используется шаг выводов 4 мм. И соответственно шаг сетки тоже 4 мм.
При генерации схем из IOD шаг сетки регулярно устанавливается 5 мм. Можно это где-нибудь настроить ? Проблема в том, что хотя символы и генерятся правильно линии связи с иерархическими коннекторами периодически бывают оборваны из-за небольших смещений.
И еще вопрос можно как-то придать читаемый вид схемам формируемым IOD? Т.е. настроить тип и размер шрифта, ктоторым прописываются на схемах net_name и загадочный атрибут типа "8".

Очередные вопросы по IOD 7.4
1.частный случай Xilinx, в чём лучше создавать файл HDL, руками добавлять цепи, как то нудно.
2.в какам документике хорошо описан синтаксис файла HDL, а то склепал файл руками по аналогии с файлом полученным при экспорте из IOD и теперь IOD не желает его импортировать. показывает ошибки, которыя я никак не могу исправить
3.http://vhdl-manual.narod.ru/ что можно посоветовать для начала ?

P.S. вопросы не горящие, вроде плана на ближайшее будущее

1. В любом текстовом редакторе. Вообще-то, по замыслу иописателей, Вы должны получить файл у его разработчика.
2. Этих документиков много. Чтоб не мелочиться. можно почитать, например, IEEE Std 1076-2002. Очень увлекательно
3. Для начала чего?

1.получить у разработчика т.е. сам у себя
2.попробуем найти
3.написать файл со списком цепей для импорта в IOD

1. Круг замкнулся
2. Ну если все настолько серьезно, ищи тогда уж IEEE1076-2008. Новый стандарт, принят недавно Как найдешь, не забудь его здесь выложить
3. Ни фига себе, для импорта файла со списком цепей в отмороженный ИОД ты собрался учить VHDL??? А примера, что я тебе давал, недостаточно?

глупая какая-то ситуация:
не сохраняются любые изменения проекта в *.fpc файле. При сохранении ИОД в консоли бодро пишет, что все в порядке, fpc по заданному пути сохранен (без кириллицы). Но при следующем запуске ИОД и загрузке этого же файла в расстановке пинов каша получается.

DxD позволяет задать шину в виде DATA[31:0:2]
как задать такую шину в IOD7.4 ?

заданный выше вопрос повис в воздухе

задам новый, условия те же DxD-IOD7.4

в DxD имеется шина с дифпарами D0+/D0- .......D10+/D10-
в IOD ввод шины из дифпар отличается от DxD

прикладываю три картинки.
вопрос - двигаюсь в правильном направление ???
или это полная чушь и я не смогу делать свор дифпар и просто тупо рисовать 22 проводника в DxD и соответственно 22 в IOD

плиз, как правильно делать (советы выкинуть IOD не принимаются)