есть ел. схема которая состоит из двух частей
первая содержит логику 155 серии ЛА 1 ЛА 3 ТМ 2 ИЕ 2 ИЕ 6
около 30 корпусов.
вторая содержит аналоговую часть ОУ 553 УД 140 УД и
компараторы 554 СА 3
12 корпусов. max частота 8 Мгц.
подскажите пожалуста какие ПЛИС проще и лучше изпользовать
для данной схемы.
сколько примерно времени потребуется.

есть как бы 2 основных вида загрузки активная и пассивная - а именно кто является инициатором процесса загрузки

они могут также подразделяться на параллельную - шина 8 бит и последовательную по 1 линии

8бит ускоряет загрузку

какой тип загрузки задаётся перемычками

активная - в плис есть модуль который заведует загрузкой - он стартует и первым делом запрашивает у пзу код производителя

если совместим код загрузка продолжается по интерфейсу SPI чтение бит за битом - перенос в память конфигурации плис там есть контрольная сумма которая должна также совпасть

затем контроллер останавливает клок на пзу и переводит плис в режим работы

если не загрузился с первого раза дёргается до тех пор пока не загрузится


пассивная - пзу сама формирует сигналы которые управляют контроллером загрузки в том числе и переводит контроллер в режим конфигурации а по окончанию в режим работы - на счёт контрольной суммы честно не помню, но она должна быть обязательно




продвинутые микросхемы имеют возможность хранить данные в сжатом виде и распаковывать их внутри при конфигурировании

а также для защиты может быть использован аппаратный код ключ, который не позволяет использовать данные считанные из пзу для тиражирования



при освоении языка (кроме AHDL) всегда следует помнить что то что позволяет язык не всегда позволяет кристалл

например для языка не является преградой такая конструкция

test_prs : process( f_clk_s ) is
begin
if (f_clk_s'event and f_clk_s = '1' ) or (f_clk_s'event and f_clk_s = '0' )
then
test_cnt <= test_cnt + 1;
end if;
end process test_prs;



но на кристалле она работать не будет

Спасибо rv3dll(lex) +1 , даже мне понятно стало

уважаемый rv3dll(lex).
вы дали плохую отценку Xilinx Foundation.
а что вы скажете о max plus или других продуктах
о которых вы слышали или с которыми работали.

Вообще-то он про ISE Foundation писал раз 7 версию помянул, а не про Xilinx Foundation, который на 4.2 вроде закончился. Для проектирования CPLD XC9500/9500XL/VX и Xilinx Foundation даже 3-й версии сгодится, у него Aldec-овская рисовалка в схемотехническом вводе.

вы правы допустил не точность.
можно по подробней.
сколько всего рисовалок и
какая из них лучше.

Какая лучше судить не могу. Квартусом или МаксПлюсом не пользовался. Когда-то пробовал в теперь уже старой версии ISE Foundation 6.2 схемотехнический ввод - не понравилось (по сравнению с Aldec-овской из Xilinx Foundation 3.3i). Поскольку с FPGA работать не приходилось, то для проектов на CPLD я Xilinx Foundation 3.3i и 4.2i до сих пор пользуюсь. За некоторыми исключениями особых претензий к схемотехническому вводу (рисовалке схем) нет, вполне удобно. Сайт разработчика (фирма Aldec) посетите, там по-моему демо скачать можно и картинки имеются.

в книге Б.В. СТЕШЕНКО прочитал. цитирую.
разработка проекта ускоряется за счет имеющихся стандартных логических функций, в том числе примитивов, мегафункций,
библиотеки параметризированных модулей и макрофункций устаревшего типа микросхем 74 серии. крайне вредно использовать устаревшие библиотеки и переносить на ПЛИС схемотехнику стандартных ТТЛ серий.
что имел введу автор. поясните пожалуста.

Схемный модуль типа 74ххх это не столько логическая функция, сколько блок, уже описанный при изготовлении библиотеки. Там могут быть некие сущности, присутствующие в 74ххх, но не нужные вам. Синтезатор может удалить их, а может и нет. Кое-что принципиально реализовано по другому.
Например, синхронный счоччик реализуется не как известная цепочка JK триггерков, а как сумматор, где регистры - лишь выходные защёлки.
Т.е. если вы нарисуете схему из кирпичей, она может оказаться менее оптимальной и скоростной, если бы вы просто сказали, что вам нужно. Бо в первом случае синтезатор должен будет восстановить логику работы из описания с гораздо бОльшей избыточностью информации. А как он восстановит - ХЗ.

иными словами можно сказать что оптимально
использовать текстовый редактор а не
графический.
то есть использовать VERILOG или VHDL

Не согласен. Лучше использовать мегафункции, и не трогать эмуляцию 74. А через рисовалку это будет проделано или руками - без разницы, имхо. Примитивы и мегафункции те же самые.

вы считаете что господин СТЕШЕНКО не прав.
или я вас не понял.

Стешенко прав, потому как знает, что редко кто сможет в среде разработки грамотно реализовать проект на прмитивах 74 серии.
На самом деле нет проблем на чем, старом или новом.
Например в первых альтеровских пакетах был только графический редактор с этими библиотеками.
Функционально 74 примитивы пакета идентичны микресхемам средней степени интеграции.
Но по реализации как было замечено отличаются от оригинала, привязаны к возможностям пакета.
Сейчас о 74 серии мможно забыть. Да вот книга Стешенко 8 летней давности не дает.
Берите Quartus Альтеры. И вперед (верилог или vhdl)




так ведь у Xilinx есть кристаллы, где это (по обоим фронтам) должно работать.
Они вроде бы этим гордятся.

wganzand, я не утверждал, что схемотехнической ввод лучше или хуже. Я лишь выразил вам свое мнение, что если для вас главным является быстрый перенос имеющейся электрической принципиальной схемы в ПЛИС, то быстрее это будет сделать с помощью схемотехнического редактора. Если же вам можно потратить время на изучение языков HDL и освоение продуктов для симуляции результата компиляции, то почему бы и нет. Пользуйтесь ими. Я не против

уважаемый rezident я вас понял.
если хочеш быстро то пользуйся схемным вводом.

В HDL, на самом деле, быстрее. Ессно, если не надо тратить время на его освоение.