уважаемый sazh .
я так пологаю что на предприятиях в россии
подавляющее большинство оборудования
старого типа то есть выполненного на 74 серии
и по этому забыть 74 серию нам не придется
в ближайшее время.
вопрос. представте оборудование выполненное
на 74 серии количество корпусов 250.
как для вас проще и легче реолизовать проект.
вы будете испльзовать схемный ввод или текстовый.
поправте если я не прав.

Хоть и не sazh, но поправлю ;О)
Полюбому, вам надо будет понять логику работы "того самого" оборудования. Плюс, в схемотехнике тех времян вполне допускалась "доводка напильником" - резисторы-ёмкости, сунутые в некую волшебную точку.
Таким образом, если логика работы оборудования вам стала ясной, логичнее её описать словами. Бо может оказаться, что какой-либо наворочаный кусок схемы оказывается аналогом двух-трёх строк на HDL. А вы будете это самоотверженно вносить в схемном редакторе и наделаете кучу ошибок. ;О) Да и в документаццыи, в своё время, было правилом хорошего тона ТАКОГО наворотить, что мама-не-горюй.

Со всех сторон посыл не верен.
Технический. Пусть будет графика в 74 примитивах. Перенос в лоб на программируемую логику
возможен только лишь в случае использования одноклоковой синхронизации. Счетчики с последовательным переносом не катят. Например в 530 серии нет ие2, ие6. Тот кто работал с коммерцией должен будет перестраиваться.
Тех, кто еще может что то сделать на элементах средней степени интеграции на работу уже на такси надо возить.
Экономический.
Дешевле и быстрее в том же корпусе влоб узел повторить. А если знаете алгоритмы, то и на одном узле блок сделать.
Если это у Вас разовая работа, наймите профессионала.
За 100$ он Вам эти 30 элементов преобразует в качественный проект за 2 часа.
Если это у Вас навсегда, пробуйте сами.

sazh .
итак у нас 250 корпусов. 30=2 часа тогда 250=16.666 час.
за три рабочих смены проект будет готов.
мне это кажется не реальным.


mse.
1. понять логику оборудования.
это может растянуться на неопределенный срок.
2. точно описать каждый процесс. поиск новой формулы
нового алгоритма тоже займет время.
3. теперь все узлы и блоки состыковать.

соглашусь с вами по поводу не обасновано раздутых схем
того времени . но были и удачные проекты .
вот как раз и их собираються повторить на новой
элементной базе.

Тут дело в асинхронном стиле построения логики тех вренмен, которая трудно поддается портированию куда-либо, в том числе на FPGA. Проекты выполненные в таком стиле могут быть вполне успешными, но тупому портированию без понимания логики могут не поддаваться, поскольку задуманная там логика может работать правильно только при определенных соотношениях задержек на логических элементах. Даже если вам удастся "тупо" портировать такой проект, вы не сможете так же тупо проверить его симулятором, а значит не сможете гарантировать его надежную работу при влиянии разных факторов иначе чем изнурительными натурными испытаниями, которые вероятно дадут отрицательный результат, после чего пойдете по пунктам 1,2,3.

Еще момент: грамотные разработчики больших систем в то время применяли двухфазную синхронизацию неперекрывающимися импульсами для преодоления проблем рассинхронизации однофазной системы в большом (на несколько шкафов, а то и залов) железе.
При этом синхронизацию можно было делать (и нередко делали) не по фронту, а по уровню.
Плюс еще использовали экзотику типа памяти на динамических последовательных регистрах (в которых информация бегала по кругу из потенциальных ям между электродами двух, трех или четырех фаз такта).
Вот такую штуку напрямую переложить на ПЛИС, в которых все триггеры заточены под фронты такта, практически невозможно, разве что два клока завести или работать по разным фронтам одного.

в макс плюс сильно озадачивает создание модулей, когда хочешь изменить его добавив ввод вывод то неудобно других неприятностей не помню давно это было

в квартусе не радует одноразовый поиск и не возможность обратной анотации (может конечно что то не знаю) добавить ноги в модуле можно только из свойств модуля.
ну с сигналами есть некоторая проблема но в общем почти идеальная среда
версия 6 имулирует полный бред - по этому пользуюсь 5,2


вспомнил что у ксайлинкса хорошо - блочное комментирование по правой кнопке



на 4 вёртексе не работает

действительно чаще всего проще разработать свою железяку чем разбираться с чужой

Разработчики схемы на рассыпной 74х создавали её, учитывая возможности 74х, т.е. многие функции реализовывались сообразно имеющейся элементной (корпусной) базе. Соответствеенно прямое копирование, само по себе, заведомо неверно.
Это как, будучи пилотом самолёта, лететь только над автотрассами (а не напрямую) и пытаться соблюсти значки (60), (stop) и т.п.
Первое с чем Вы столкнётесь - будут гонки фронтов и пиков, которых просто не было в рассыпной версии из-зи малой скорости каскадов и/или фильтрующих свойств проводников.
Второе, чем Ваш "самолёт" отличается от колонны "фур", это минимизация логики как функциональная, так и структурная. И если когда-то последовательное включение чётного числа инверторов применялось для задержки и фильтрации сигнала, то в вашем случае система не поймёт такой "нерациональсти" (зачем оно надо, если по таблице состояний вход и выход одинаковы и ничем больше не тактируются?) и просто сделает прямую передачу сигнала.
Даже этих двух пунктов хватит, чтобы абсолютно идентично нарисованные схемы работали совершенно по-разному.

Чё тут гадать-то?
Взяли да и кинули схему (лучше структурную), тогда людям виднее будет, что лучше и как.
(Если конечно не военная тайна)
А насчёт темы - что лучше - это вопрос типа:
что лучше - си или паскаль
билдер или делфи
AVR/PIC/MSP////
Win/Lin

Сообщение отредактировал MrYuran - Mar 24 2008, 08:51

+1

причём ещё имеет место быть глупые включения непонятно как соединённых элементов - которое делалось исходя из того, что эти элементы просто есть - остались от других участков схемы.

наверное самый правильный подход это нарисовать структурную схему
разбить на функциональные модули
продумать их стыковку
и переписать всё исходя из собственных представлений о работе устройства.

тем более, что изменить алгоритм, ежли что, несравненно проще, чем во времена 74ххх

Xilinx начал сам писать свои ISE, когда они что-то не поделили с альдеком (наверное бабло).

похоже действительно схемному вводу
приходит пи....
неужели ни одного положительного
результата.
ах да еще господин резидент не высказался.
схема на бумаге, вечером выложу.

Вы ещё этого не поняли?

Немного дополню....
Вообще-то будет, для СoolRunner II например.
Там есть "Dual Edge Triggered D Flip-Flop"