Господа... Использовал ли кто в связке с Vertex-5 динамическую память, что нить типа DDR-2. Какие результаты и как они вообще совместно существуют....?
Если поделитесь умными ссылочками или что более актуально опытом, буду очень признателен...
Заранее благодарен....

Александр

Стартовая позиция -- раздел Application Notes на сайте Xilinx.

Посмотрите еще MIG (Memory Interface Generator). У меня стоит ISE 9.2i IP Update 2, в нем две версии MIG 1.72 и MIG 2.0. Я пользовался последней версией. На ML506 SODIMMвская планка (DDR2) заработала без особых проблемм.

Мы сейчас делаем, с чем столкнулись - в XAPP858 сказано выровнять линии данных, чтобы скос в них (на плате) не превышал 50 ps. И это, я вам скажу, гемморой еще тот оказался: провода, выровненные по длинне до десятой дают 60 ps разброса (из-за аккордеонов, переходных, разных слоев и т.п.).

Еще заметили, что у разных производителей памяти выходное сопротивление линий данных различается до двух раз (от 15 до 27 ом), поэтому не со всеми микросхемами удастся совсем обойтись без торцевых/подтягивающих резисторов (когда идет запись в DDR2 - там ODT, а вот когда чтение - у некоторых овершуты жуткие, несмотря на Half Strength).

Я просто планиру поставить MT47H128M16HG-3. Это MICRON-овская банка в 2Гбита. Нужен большой буфер, под PCI-E(х8).
Как думаете, необходимость в подтягивании каких либо ног есть или в принципе ПЛИСовские выходные каскады должны справиться??? Просто с Vertex-5 еще не работали...

и второй вопрос... Нигде не нашел информации на ограничение длины линий при разводке!!! Логично, что оно должно быть и чем короче линия, тем лучше... Из приактики не подскажите к чему стремиться то хоть... Какие у вас примерно длины линий???

У меня по результатам моделирования как раз вышло, что у Микрона самые крутые фронты. Но до 3 сантиметров длины дорожки результаты были удовлетворительные (без резисторов в смысле).


Для Микрона, как я писал выше, 3 сантиметра где-то предел. Для Самсунга - сантиметров 5-6. Если же поставите все резисторы (торцевые и подтяжку на Vref) - то длина практически не будет ограничена, вплоть до того, что можно будет несколько микрух на одну шину посадить.

В любом случае без моделирования IMHO не обойтись. Причем мы предварительно посмотрели в LineSim, что выйдет, затем по результатам сделали разводку и окончательно уже подровняли по результатам BoardSim.

всем спасибо за советы...
будем, как говорится, творить....

Задам ка в этой теме вопросик...

Есть такая идея: сделать плату, на которой будет размещено 4 ГБ оперативки (ориентировочно DDR-2, промышленая). Память должна управляться ПЛИС. Требуется записывать поток данных в районе 200 МБ/сек в течение 10-20 сек. Что-то типа осциллографа с накоплением.

Пока что еще не вентилировал этот вопрос, но хотелось бы услышать мнение тех кто с подобным сталкивался.

Насколько вообще такая идея близка к реальности?

Все бы хорошо: и память коммерчески доступна, и на ПЛИС можно контроллер для нее замастерить.
Но вот объем... видимо будет много чипов...
Насколько велика трудоемкость разработки?
Насколько велика вероятность наделать косяков, которые паяльником не исправишь?

Речь идет пока о единичных экземплярах такой платы.

4 гигабайта - это пара DIMM, как я понимаю. Трудоемкость невелика, если хорошо спланировать (сделать правильный stackup, не полениться все промоделировать etc.). Конечно 64 линии данных промоделировать не пять минут дела, но ничего страшного.

Звучит оптимистично, это здорово

DIMMы использовать, конечно, хорошо... в плане объема памяти... однако плата будет использоваться в довольно жестких условиях. В частности в условиях тряски/вибрации.

Возникает вопрос о стойкости разъемов и вставленных в эти разъемы DIMMов к вибрации...

В ноутбуках используют SODIMM, никто вроде не жалуется.

Здравствуйте.
Использовал разъёмы DIMM DDR2. Тряску и вибрацию прошли,

Меня интересует такой вопрос: Как сделать на Virtex4 Две DIMM планки для одного контроллера в ПЛИС (Какие настройки в MIG-е. Как соединять и разводить DIMM-ы). Что бы пропускную способность увеличить в два раза.

Путем увеличения разрядности. На той странице MIG, где выбирается тип (Components/RDIMM) есть еще и разрядность (прокрутить вниз надо), если поставить 144 - будет две планки. Если 144 не доступно - значит, не поддерживается в заданной конфигурации (зависит от заданной частоты памяти, скорости и корпуса FPGA).

В таком случае не подскажите, а где бы можно посмотреть примеры, в которых показано соединение двух планок (длина линий, подвешивающие резисторы, конденсаторы и т.п.). В смысле разводку и электрическую схему.
Работаю с UDIMM DDR2.

Сообщение отредактировал NahaL - Jun 6 2008, 04:47

Вообще-то, так как планки у вас будут включены параллельно (шина адреса и управления общая, а данные раздельно), то можно попытаться обойтись только теми торцевиками, что стоят на UDIMM, поставив планки максимально близко. Если не выйдет - надо повесить все линии на VCC/2 через резистор ЗА планками, то есть НЕ между FPGA и UDIMM. Особо стоит отметить, что в силу большого тока, который пойдет на VCC/2 получать его ни в коем случае нельзя делителем, а надо использовать источник (есть специальные DC/DC даже для терминации). А необходимость торцевых на стороне FPGA и нагрузочных DQS резисторов необходимо выяснять по результатм моделирования, это в основном будет зависеть от использования DCI. Пример разводки наверное можно найти в каком нибудь ките (в ML561 я не нашел), но это вам мало что даст - ведь точно повторить ее (вместе со стеком) вряд ли удастся, поэтому все равно выравнивать длину надо будет не по физической длине проводника, а по его задержке.