Ситуация такая. Есть БГА из которой выходит Диф.пара, один сигнал с первого ряда (внешнего), второй со второго (внутреннего) ряда.

Протащить между шарами я могу только одну дорожку. В результате получается разница длин проводников внутри пары:



Надо-ли в реальной жизни компенсировать эту разницу завитушками?
Ведь проводники до шаров в БГА корпусе тоже могут иметь эту же разницу и тогда выравнивать ничего не надо.

В апликухе написано что разницу длин проводников в корпусе микросхемы не учитывать и считать что они там одинаковые.

Кто-нибудь вообще встречал доки, в которых указывалась бы разница длин проводников в корпусе микросхемы?

В чипсетах указывается, и даже калькулятор прилагается. чтобы легче равнять. А бывает, что внутри они действительно выравненны.
А равнять в зависимости от требований к цепям.

Сообщение отредактировал Vlad-od - May 8 2008, 12:47

При шаге в 1 мм, разница в длине тоже примерно 1 мм, это примерно 6 пс сдвига фазы сигнала в паре. Вот и смотрите - Вам такие разницы критичны или нет? Я думаю что не очень... Тем более это пара - просто на эти 6 пс "съедет" время момента переключения.

Сдвиг переключения может быть и не существенным, но из-за разницы в длинне может возрасти уровень помех в паре (common mode), который я не могу оценить.
Хотя, например к USB2, требования по разнице длинн в 150mil, вообще намекают на то что заморачиваться не стоит...
Но как быть с требованиями типа "Trace length must be equalized as far as possible"?

Но ведь написано - "...as far as possible", вот настолько и выровняли А насчет помех - где плата работать будет? Если в силовой электронике рядом с ИГБТ на десятки-сотни киловатт тогда да, это критично. А в случае обычной малосигнальной электроники ничего страшного нет. Недавно моделил наводки на пару, результат не превысил 10% амплитуды полезного сигнала(длина параллельных сегментов 35мм, зазор пара-агрессор равен зазору проводников в паре).

Ну вот я и думаю, что могу сделать завитушку (possible ведь...), но не хочу, т.к. зазор до соседних проводов уменьшается (шина данных).
А пары из разъема в кабель пойдут, а это как минимум метра полтора. Оно конечно не на улице, да и в цех какой-нить вряд-ли попадет, но заранее сказать что рядом не будет сетевых проводов с модемами, стабилизаторов импульсных или монитора/телевизора CRT'шного нельзя.

Вот тут надо заботиться о точности заделки кабеля. А необходимая точность выравнивания длин на плате - это от частоты зависит. Если по этой линии 10 ГГц гнать - то да, 6 пс надо учитывать.
С другой стороны, разность даже в пару миллиметров на плате всегда можно вывести в ноль. Хуже не будет.

Насчёт проводников от шариков до кристалла внутри микросхемы.
Если входное сопротивление чипа не равно волновому, то эту длину (от кристалла до нагрузочного резистора на плате) вообще как индуктивность считать надо. А если и нагрузочного резистора нет, как например, в контроллерах USB, и "согласование" выполнено последовательными резисторами... Оттуда, кстати, и ограничение длины кабеля.
В общем, выравнивание длин в "ноль" будет работать только после того, как будет хорошо выполнено согласование нагрузки с волновым сопротивлением линии. А абсолютно одинаковая геометрическая длина проводников может "разъехаться" электрически, если у этой пары проводников будут разные "неоднородности". В разъёме, например.

Сообщение отредактировал r_dot - May 12 2008, 07:53

Берем эти 10%, делим на скорость нарастания полезного сигнала, и получаем временнОе отклонение момента переключения входа приемника. Для некоторых интерфейсов это может быть критично, так что сами по себе 10% - еще не показатель.

Небольшая статья по теме:

http://www.speedingedge.com/PDF-Files/diffsig.pdf

Выдержка из заключения:

Successful differential signaling does not require differential impedance. What it does require is two signal lines, each properly terminated in its own characteristic impedance at the receiver end. These two lines must be equal in length to within the timing tolerances of the logic family being used. In virtually all cases, the timing accuracy will allow length differences up to 500 mils or 12.5 millimeters. On PCBs there is no appreciable electrical benefit to routing the two signals side by side. It is convenient to do this, but no harm comes of separating the two wires by any distance needed to move around obstacles such as connector or BGA pinouts. Similarly, no harm comes of allowing the use of vias to change layers, so long as the impedance of the layers being used is the same.

В статье Д. Нэгл. Разводка дифференциальных пар. с elart.narod.ru утверждается, что разность в длинах проводников дифф.пары не должна превышать 0.635 мм
Но согласно последней выдержке это величина может достигать 12.5 мм

Как грамотно оценить максимально допустимую разность длин?

Дело ясное, что дело темное.
Всем спасибо.