очень интересно.....хороший программист в москве это кто? специфику определите если не сложно.

ну скажем получает такой человек от 3 тыщ и выше, насколько знаю в среде 1С программеров можно получать гораздно больше 3-х..
Станислав! Внимание вопрос!
Где такое классное московское место где fpga специалист получает больше чем 3 тыщи???

Я-бы сказал пожалуй так: "Только в Москве FPGA специалист вообще хоть что-то зарабатывает". А во Владимире мест где может работать FPGA специалист можно пересчитать по пальцам одной руки, а про зарплату вообще стыдно говорить даже... И самое обидное то, что Владимир в трех часах езды от Москвы и специфика работы позволяет работать удаленно не мотаясь каждый день.

Но а 1С программист везде нужен!

Надо на себя работать, а не за три тыщи.
А что касается зарплаты в Москве для FPGA-щика 3000 - простите, не верю, у вас уборщик больше получает...

Речь идёт об американских рублях

Несоглашусь с высказыванием Stanislava. Во-первых задача не тупая. А во-вторых задача ставится как обнаружение сигналов на фоне помех с различными распределениями. Для различных процессоров(отечественного производства) DSP нужна внешняя память, так что оптимальный вариант ПЛИС.

Сообщение отредактировал НаноСБИС - May 15 2008, 12:42

если плис с процессором

что лучше бутылка плохого коньяка и настоящая женщина или бутылка настоящего коньяка и резиновая женщина??? )))

если серьёзно плис позволяет проводить вычисления параллельно причём написанный новый кусок не упирается во всё что до этого написано. а именно

есть канал обработки данных в незабитой плисине
нужен ещё один - скопировал код и получил 2 канала - они друг другу не мешают
так пока плис не кончится

была разрядность 16 бит - надо 32 или 64 ничего не меняестся - да занимаемый объём растёт а производительность практически не падает.

мне лично процессоры не нравятся - уже года 3 ими не занимаюсь ими только плис.

а насчёт программистов и плисоводов хорошие они друг друга стоят

1с php программисты - с таким-же успехом можно назвать программистами тех кто пишет программы к станкам чпу. но курица тоже птица.



dsp тексас 2401 2406 2821 имеют встроенную память и богатую периферию включая ацп

уверяю, никто не отрабатывает на ПЛИС микропроцессоры - абсолютно бесполезное занятие

и АРМ продает IP, что никак не есть HDL uC

сейчас просто бум всяческих софтверных симуляторов и моделей (с разным уровнем приближения к реальности)
проблема в том, что эти модели пишутся для крупных потребителей - нокии/самсунга/ТИ и т.п. поэтому скачать крякнутую версию трудно (да и бессмыслено)

единственный смысл моделирования FPGA - это реал-тайм - DSP или какие-то скоростные интерфейсы
атмел вот выпустил АРМ ядро с FPGA интерфейсом, но я думаю, что малополезно





ошибочный вывод.
правильно - передача по широкой шине большее количество данных - это всякие MMX, SSE, AltiVec и т.п.

"DSP подход" имеет смысл при минимизации затрат - то есть малое потребление, малый размер и т.п.
но эти многие шины доступа с разграничением (на разные банки, блоки) и всяческие директивы компилятору/линкеру значительно усложняют код, делают его непереносимым и т.д.
что никому "в мире ARM процессоров" нафиг не надо,
АРМ + какой-нибудь "стриминг сопроцессор" типа NEONа + кэш с успехом решает DSP задачи, и для всяких малопотребляющих задач это будет мейнстрим

классические DSP (типа 55 и, в какой-то мере BF, хотя BF вполне способен быть "быстрым АРМом") будут занимать специфические мелкосерийные ниши

Кхм. Решусь тоже вставить свое ИМХО.

Прочитал предыдущие посты. Они разветвили заявленную тему на кучу слабосвязанных, но любопытных вопрос, потому по порядку:

1. Что лучше: ПЛИС или процессор, преимущества ПЛИС.

Лучше ПЛИС. Мои аргументы: на современной ПЛИС (CycloneIII/StratixII/III/IV) можно положить десятки 32-разрядных процессоров типа NIOSII/ARM6/ColdFire-V1 и они на ней просто потеряются.
Размер этих процессоров ~1K-2K LE, тогда как размер ПЛИС шагнул до 680К LE, 22MBit RAM.
NIOSII позволяет добавлять девелоперу собственный аппартные ускорители прямо в систему команд процессора. Какой процессор это еще умеет?
EP3C5E144C8 (5К LE), в который можно упихать 4 NIOS'a стоит ~$10.

При этом фиттерятся процы на частотах до 200MHz, а вообще максимальная частотка для StratixIV заявлена 600MHz логика/память, 580MHz DSP-блоки.

Заявленная максимальная производительность StratixIV 768 GMACs, тогда как у самого бодрого TI DSP она всего 24 GMACs.

Отдельной статьей идут скоростные трансиверы. Это отдельный разговор. Насколько я знаю, ни один проц еще не может похвастаться набортными 8.5Gbit транссиверами. Это принципиально новый и еще многими просто не понятый прорыв. А в StratixIV в добавок реализован еще и HardCore PCI Express IP.

Плюс ПЛИС работают с практически всеми типами памяти, вплоть до DDR3 SDRAM 1066.

Если сравнивать передовые ПЛИС c front-end процессорами Интел, то они на первый взгляд по многим параметрам проигрывают. Но процессор - даже 8-ядерный, со всеми его бранч-предикшнами и кэшами - это все равно последовательный автомат, реализующий распределенное во времени вычисление. А ПЛИС - это пространственный вычислитель, и если задача допускает эффективное распараллеливание, (большинство DSP-алгоритмов) то даже средненькая ПЛИС может на ней сделать Core 2 Quadro Extreme.

Инструменты разработки: да, в процессорном королевстве с этим дело гораздо продвинутее. Тут я не спорю. трудилось над процессорными системами людей на несколько порядков больше, чем над ПЛИС-инструментарием. Но ситуация потихоньку выправляется: SoPC Builder и Quartus от Альтера я не колеблясь ставлю на один уровень с общепризнаными тулами как-то VisualStudio или BorlandBuilder.

Источники: собственный опыт, www.altera.com, Microprocessor Report (June 16, 2008 www.MPRonline.com закрытый отчет)

Итог: я считаю, что сейчас идет процесс конвергенции платформ. CPU, GPU, DSP, uCU сольются на одной большой ПЛИС и всем будет счастье. Кто хочет - будет ваять на С++/JAVA/1C, кто на SystemC/SystemVerilog, а кто не хочет - то вообще не будет ваять. Кстати, в создании электронных систем акцент уже давно и уверено перемещается с привычного и понятного русскому сердцу PCB дизайна на HDL уровень. Т.е. опытными людьми быстро и надежно по референс-дизайну разводится платка с одной ПЛИС + питание и загрузка, а далее начинается основная работа уже в самой ПЛИС.

По остальным вопросам выскажусь в следующем посте.

(с) материалы поста можно использовать в дипломных, курсовых и оборонных проектах