Посоветуйте как разводить.
размер шариков 0,25-0,35 мм

размер контактных площадок поставил 0,25 мм
какие параметры посоветуете?
возможно ли: проводник/зазор 0,075/0,075 мм, отверстие/полщадка 0,15/0,27 мм
и во сколько примерно может обойтись производство 4-х штук?
планируется 8 слоев
размер платы 180 мм на 90 мм

Внешний ряд шаров в ТОРе, начиная со второго ряда уходить через микровиа во внутренние слои.
Это реально делать при норме проектирования 0,1/0,1мм.
Площадку BGA делайте 0,3мм (ИМХО). Вскрытие в маске под площадку - 0,4мм. Меньше (в смысле зазор от КП до края маски) Вам никто не сделает.
Микровиа: 90мкм отверстие, 250мкм площадка в ТОРе, 300-330мкм в INTах.
Стек, правда, будет специфичный.
Все реально зависит от Вашей BGA.

виа во внутренних слоях тоже получаются с шагом 0,5 мм
если взять площадку виа 0,3 мм я не смогу провести дорожки между ними при норме 0,1/0,1
или я вас не так понял?

BGA от края: 2 ряда, 1 ряд пропуск, 6 рядов (3 внутренних из них - земля)

Вы меня правильно поняли.
В идеале нужно каждый ряд вести в новом. более глубоком слое.
В реалиях - все зависит от BGA.
При использовании BGA со столь малым шагом, наивно рассчитывать что будет возможность водить между шарами или виасами.

Как то не совсем вразумительно получилось описание.
Может название используемого девайса приведете, или лучше патнамбер корпуса.

Шаг микропереходов с внешних слоев на внутренние и скрытых переходов между внутренними слоями будет разный. На скриншоте: красный - TOP, синий - BOT, оранжевый - INT1, зеленый - INTn, желтый - шелкография TOP; цвета на отверстиях указывают какие слои эти отверстия соединяют. Контактные площадки - 0,25, шаг 0,5; микропереходы - 0,1/0,275 на внешних слоях, 0,1/0,3 на внутренних; скрытые переходы - 0,2/04, сквозные с INT1 на INTn (стек слоев 1-N-1). А вообще обратитесь к PCB Technology, думаю они Вам помогут с проектными нормами, если у них заказывать будете

Прикрепил рисунок BGA.
Просто не планировал использовать скрытые переходы (только thruhole vias), поэтому и возникли такие вопросы.
2Zeroom: Спасибо за рисунок. Судя по шагу сетки сетки ширина дорожек 0,1 мм. Ее использовли только для BGA или весь проект по таким нормам?
Это ведь Altium? Можно будет еще к обращаться, например, по поводу установки правил и стеков слоев?

На внешних слоях сделал проводники 0,125, но их там практически нет, в основном короткие соединения между площадками на TOP и микропереходами. По поводу правил в AD подскажу что знаю, обращайтесь в личку.

Без HDI тут скорее всего никак. ИМХО.
Если со слепыми виасами, то получится такая вот картинка: 3 сигнальных слоя в принципе достаточно.