C1 это CS
C2 это CLK
Data - 2-х направленая шина данных.

Анатолий.

Думаю не так! Синхронный способ передачи -передача непрерывно с постоянной скоростью(HDLC),
асинхронный- остальное( UART 8N1- асинхронные кадры, но биты в пределах кадра-синхронны). Для синхронного способа не нужен сигнал синхронизации, скорее он нужен для асинхронного ( в случае UART- самосинхронизация)

Давайте чтобы поставить точку в определении синхронных/асинхронных интерфейсов обратимся к интернету

Вот такое определение синхронных интерфейсов предлагается в статье Volker Soffel'a Microcontroller Interfaces Part1:

Synchronous interfaces are characterized by the presence of a dedicated receive/transmit clock signal. A "Master" device usually outputs a clock signal that is received by all "Slave" devices to receive and transmit data in synch. The advantage: Each device works with the transmit/receive clock of the master independent of any oscillator variations of each individual device; so these interfaces are very suitable for use with cheap oscillators that have large frequency variations

от туда же определение асинхронных интерфейсов:

Asynchronous Interfaces
While synchronous interfaces transmit and receive data in sync with a dedicated receive/transmit clock signal, asynchronous interfaces embed the clock information into the data stream. Therefore they are characterized by the absence of a dedicated receive/transmit clock signal. For devices to communicate in sync with each other, they need to agree on the same transmission speed (kbits/sec), the same protocol (number of data bits, stop bits, parity, etc), and they need to constantly re-sync to the clock embedded into the data stream. Re-syncing is usually achieved through start and stop bits (or frames) at defined positions in the data stream. To keep in synch, it is also required that the devices' system clock is stable within a few percent - simple R/C oscillators with +-25% tolerances or more will not work.

В контексте интерфейсов МК, я с такими определениями абсолютно согласен.

Получается Dog Pawlowa практически прав, за исключением одной мелочи, которая и подтолкнула меня к поискам истины



Заменить "приемник сообщает передатчику, что он принял данные" (что есть составной частью асинхронных интерфейсов) на "передатчик генерит клок для приемника, приемник(ки) должен успеть в рамках этого клока принять/передать данные", и все станет на свои места.

Я тоже стал искать в интернете, но не хватило терпения. В статье написано логично, но всегда можно найти к чему придраться :

Если вырвать эту фразу из контекста обычного асинхронного последовательного интерфейса, она не совсем справедлива, поскольку есть десятки других интерфейсов, где частота может меняться долговременно в десятки раз - например интерфейс радиоприемников фирмы Linx.

Угу, синхронизация от передатчика к приемнику несомненно важнее.
Но если есть еще и обратная синхронизация ...назовем это суперсинхронным интерфейсом?

ИМХО Вы все же занижаете требования. Как правило УАРТ при считьывании бита оцениваются три центральные выборки и мажорирование результатов, поэтому при длинном фрейме 10бит (без паритета) ( 1+8+1) 10% многовато. Об этом, кстати, указано в DS на USART на любой МК AVR ( пример: ATmega128 таблицы 75 и 76).

Нисколько, я рассматривал предельные возможности на стандартных 5-ти битовых посылках (5-N-2).


Не буду спорить насчет 8-N-1 - для такого включения 10% многовато.


Вы же работали с памятью асинхронно TEST / READY.
зачем же изобретать новые названия, когда для квитирования уже существует название - асинхронный
только в МК таких интерфейсов (с квитированием от приемника) нет. Скажете а как же ACK в I2C?
Это немного ни то, ACK от слейва в I2C формируется как обычный бит данных, он не может ускорить или замедлить процесс приема/передачи (повлиять на скважность клока).

А вот Манчестер к какому правильно отнести интерфейсу синхронному или асинхронному? Что думают коллеги.

Хм, что такое МК? Помните 8080+8255? Это можно отнести к МК или уже все?
Так вот, 8255 в режиме 2 обеспечивала аппаратно прямую (от передатчика в приемник) и обратную (от приемника в передатчик) синхронизацию.
Надеюсь, мой склероз меня не опозорит

МК - это однокристалка, с набортной памятью и набортной периферией + шинами памяти опционально, готовая система в одном корпусе.
8080 это все же МП, т.к. нет набортной памяти/периферии, и наружу выведен local bus, разработчику предоставляется возможность самому подобрать "чип-сет" под свою систему.


8255 со стороны подключения к CPU я бы сказал имеет асинхронный интерфейс, за счет наличия RD.

Добавьте к UART сигнал CLK, как это делают в ISO смарт-картах, и вы получите уже синхронный интерфейс т.е. USRT

Хм, при записи - синхронный (WR от МП синхронизирует данные от МП), а при чтении - несинхронный?
Наверное, нельзя вообще рассматривать синхронность/асинхронность в применении к параллельным интерфейсам и шинам - там всегда есть клок, а откуда и куда - неважно.

Синхронный режим всегда требует наличие CLK дабы раделять биты данных
Ассинхронный требует наличие маркеров начала и конца передачи данных и использует внутренную синхронизацию приемника

Ваша задачка не имеет логического решения .
Даже , если производить запуск приёма по C2 вы врядли различите биты информации , кроме случая меандра. Т.е если передается чисдо 0x55 или 0xAA

Если это Ваш случай - то проблема решаема

Ну почему же
В современных чипсетах к примеру доступ к памяти на одной частоте, а к процессору на другой. Есть повод для асинхронности.
Асинхронно это когда клок ведущего устройства регулируется ведомым устройством. И это хорошо, т.к. скорость ограничивается не какими-то установками клока ведущего устройства, а предельными возможностями ведомого.

Ну не всегда так - иногда и линия полное дер... , а приёмник может работать и на более высокой частоте чем передатчик

Нет уж, стоп, это отход от определения, найденного в инете! Консенсус был достигнут, не стоит его размывать опять! Там ничего про регулировку не говорилось.

Ведомое устройство не влияет на суть происходящего - прием данных, существующих на момент фронта сигнала записи (т.е. строба, который формируется мастером). А уж способы достижения валидности данных второстепенны и асинхронной сути не добавляют.