Скорее наоборот - если разрядность данных меньше 32-x. Byteenable нужен для того, чтобы уметь писать в 32-разрядную память побайтно и пополусловно. Если у Вас разрядность данных от записи к записи не меняется, то он и не нужен (т.е. будет назначен константой автоматически).

У меня тут такая заковыка - есть 2 8 битных регистра и 1 16 битный - то есть в обсчем 32 бита.
Потому шину readdata решил сделать 16 битной.
Когда идёт чтение данных то я выдаю на порт readdata (который у меня 16 битный) то что у меня в фифо. А когда идёт чтение конфига или статуса - то тогда на нижние 8 бит ложаться соответствующие регистры. Что читается смотрю с адреса авалона что заводится на слейв.
Так понимаю, что если у меня не будет записи в мой 16 битный регистр данных то можно и не юзать byteenable..
Потому пока решил что ничего писать не буду туда(оставим разбор с этим зверем до лучших времён , но хотелось всё таки прояснить... )
Но как быть с чтением - всё ли так там будет корректно ??
Всмысле чтение с 16/8 - битного регистра в 32 битный РОН CPU ? Или стоит расширить всё таки регистры до 32-х?

2 Stewart Little - на счёт byteenable - а по моему не совсем так:
Avalon Memory-Mapped Interface Specification, p.27

Тобто более 8 а не меньше или равно 32...

исходить надо из разрядности мастера, периферии и плотности упаковки регистров. Можно сделать шину 16 битную и выделить 1 бита адреса, тогда byte_enable будет работать при обращении к регистрам управления, например, расположенным по адресу 1 периферийного устройства. Если выделить 2 бита адреса и регистры растянуть по доступным адресам - byte_enable не понадобится.
В общем случае byte_enable служит для доступа к регистрам(элементам адресного пространства) меньшим ширины шины данных периферийного устройства и кратным 8 бит. byte_enable необходимо заводить для обеспечения большей плотности упаковки регистров внутри адресного пространства периферийного устройства, сигнал не является обязательным в случае когда вы не используете его функциональность.

Для примера можно сделать так: два 8 битных регистра и один 16 битный могут лежать по одному адресу. При 16 битной записи(с маской byte_enable="11") данные будут записываться в 16 битный регистр, а при 8 битной записи (с маской byte_enable="10"|"01") данные будут записываться в 8 битные регистры, отвечающие за другие функции.

2 vetal - а как маскировать byte_enable - это ж я так понял арбитр выставляет ?
Тобто юзеру к нему не достучаться - это внутреннее мнение арбитра...

IOWR(IORD)8 @ base +0 = доступ к нижней половине 16-ти бит (будет выставлена маска 01)
IOWR(IORD)8 @ base +1 = доступ к верхней половине 16-ти бит (будет выставлена маска 10)
IOWR(IORD)16 @ base = доступ ко всему регистру. (будет выставлена маска 11)
Причем ваше периферийное устройство может по всем этим трем(шести) типам доступа сопоставлять разные регистры/выполнять раные функции.

PS: Самый простой способ разобраться - создать тестовую систему + тестовое ПО и прогнать в симуляторе.

2 vetal - спасибо, буду знать.
А идея на счёт места действительно интересная..
А в каком симуляторе можно посмотреть сигналы в собранной системе ниоса при выполнении ? Вроде ж нету такого....

Modelsim. Где-то в документации должно быть описано как это делать.
Как вариант - смотреть нужные сигналы в нужный момент времени сигналтапом.

2vetal - я сигналы смотрю симулятором в квартусе.
Давно хотел перейти на моделсим, но как то руки не доходили, буду знать есчё один его плюс

Изучайте : AN 351: Simulating Nios II Embedded Processor Designs

Возвращемся к нашим баранам...
Есть непонятный нъюанс с адресом на шине :
Возмём обсчий случай - допустим я хочу сделать Avalon Memory Mapped Slave и сварганить там например N регистров каких то 8-битных каких то 16-ти, каких то 32-х

Итого у меня выходит целый набор..
А как это указать в компоненте ?
+ alignment - я так понимаю это не касается кратной 8 адресации....

На сколько я понимаю - address - это типа внутренний адрес в адресном пространстве.
Но на счёт разрадности - если у меня на address 1 там или 2 - это сколько смещение от начала ? В даташите написано

Однако что это за таинственная "slave data width" - не указано и особенно где её задавать.
Вопрос вроде и простой , но что-то нету как то глобального понимая...

Покопал в этом направлении - посмотрел в глубь собранной системы NIOSII - там где у меня UART прикручен.
Значит имеем занятое адресное пространство - хх00 - хх1F - итого 31 бит получается - далее к компоненту подходит шина адреса - [2:0] - итого 3 штуки .
Далее смотрю в даташит на UART - там 6 регистров по 16 бит -> 6х16 бит - это как раз == 31бит х 3 Тобто вроде всё верно , НО.. тут у меня полный ступор - - почему в мемори мапе оно занимает только 31 бит ?? Копание литературы - не внесла глобальной ясности ...
Как то не совсем сходится -
Может кто с знающих объяснить - почему так??

32 элемента адресного пространства, а не бита!
Если точнее, то 32 элемента адресного пространства 32битного мастера процессора в байт адресуемом режиме.
32 элемента = 32 8 битных регистра = 16 16битных регистров = 8 32битных регистров = 2^3

2 vetal - спасибо,
вчера сам догнал что пургу сморозил , да инета уже рядом не было..
На счёт 32-х байт уже потом понял.

Однако легче как то не стало - - у меня по даташиту 6х16 бит -> 12x8 бит - тобто 12 байт , а в реальности - 32 - почему так ??
20 байт разницы......

доступ 32битный реализован для удобства/ простоты дешифрации . 6*16 == 8*16 ==16*8.

2 vetal -
Что-то не понял я ваших манипуляций

Почему 6*16 == 8*16 ??
Но даже в таком случае - это 16 байт , а в мапе существует 32 байта для этого компонента.