1)SDRAM 256Мбит в EP9301
в DS сказано что после инициализации общая память в 32Мбайта разбросана кусками по сегменту в 256Мбайт следующим образом
0xN000_0000 - 0xN03F_FFFF
0xN100_0000 - 0xN13F_FFFF
0xN400_0000 - 0xN43F_FFFF
0xN500_0000 - 0xN53F_FFFF
0xN800_0000 - 0xN83F_FFFF
0xN900_0000 - 0xN93F_FFFF
0xNC00_0000 - 0xNC3F_FFFF
0xND00_0000 - 0xND3F_FFFF
где N - сегмент C,D,E,F(0)

мне почему-то казалось что память должна быть разбросана по адресам банков в 4-е блока по 8Мбайт.

2) Нужно ли инициализировать MMU, если да, то как (там разные типы таблиц) если я хочу потом запускать WinCE, при чем образ будет находится в RAM. Не будет ли конфликта ?

3) по MMU не совсем понятно, на EP9301 кастрированная дока, поэтому смотрю на аналогичное ядро, как я понял, необходимо создать таблицу из 4096 записей (по 4 байта/1слову каждая), где каждая запись описывает 1Мбайт виртуальной памяти, т.е. запись 0 - первый Мбайт, запись 1- второй итд...
Вот только просмотрев процедуры инициализации на два разных камня, я не нашел толком как там этот MMU инициализируют, в одном случае передают указатель на таблицу из записей

а в другом вообще ручками инициализируют

при чем зачем-то кусками и всего 4Мбайта.

пока читаю дальше, но четкой логики в документации по MMU не вижу.

Забыл спросить, саму таблицу дескрипторов можно в любом месте SDRAM распологать ?
редактировать ее потом можно будет только по виртуальному адресу ?

1. Для 16 бит шины, похоже, действительно так. Вообще, советую читать одновременно три даташита: ep9301, ep9312 и ep9315 - сильно выручает.
2-3. По поводу WinCE ничего не скажу, не работал. Подробное описание работы с MMU можно найти в ARM920 TRM на сайте ARM.

1) криво как-то сделали, ну да ладно...

с MMU разобраюсь, с битами кэширования в дескрипторах не совсем все ясно, нет описания их назначения.
Доку взял с атмеловского АРМа AT91RM9200
надо было его сразу за основу взять, там и срам есть, но начальство как всегда ищет где подешевле, а он тогда был немного дороже цируса.

Описание битов кеширования есть на стр.93 ARM920T_TRM:
C B
00 - Noncached, nonbuffered;
01 - Noncached, buffered;
10 - Cached write-through mode;
11 - Cached write-back mode;
А EP9301 кое-чем и круче AT91RM9200, ethernet-ом, например.

aaarrr
Спасибо, считал что эти биты должны быть описаны в разделе MMU а не кэширования.
_________________________

MMU вроде заработал, по крайней мере когда я криво заполнял или размещал дескрипторы, у меня все зависало.

Вот еще не могу найти расположение битов в регистрах MMU
кое что по тексту и по примерам нарыл

например в Control Register есть биты управления M,A,S,R - а их позиции почему-то не указаны.

Извиняюсь, все нашел в разделе Programmer's Model ....920T_TRM.pdf

Сообщение отредактировал Desenix - Jul 12 2005, 13:08

aaarrr
У тебя были проблемы если при инициализации SDRAM, mode register "писать" только в один банк из четырех, находящихся в МС ?
Сегодня в ERRATA прочел что надо все инициализировать, а попадалось мнение что достаточно только нулевой.

Нет, такой проблемы не было, но у меня в errat'е на EP9312 rev D1 и глюк
такой не описан. А какого рода проблемы наблюдаются?

Если стек находится в SDRAM то программа зависает при вызове sub_123
причем sub_1234 выполняется, т.е. символ на UART выводится.
Если же стек находится в SRAM Ethernet-а то все ОК.
Хотя сама программа выполняется из SDRAM. Ее загрузку контролирую, т.е. сначала записываю, потом полностью считываю что записалось и только если все ОК передаю управление.
Прочитал в Errata что надо все 4 банка инициализировать, проинициализирова и бодбанки и основные банки одинаково, результат тот же, висим.
Хотя стек может находится даже в том же подбанке что и код, ничего не меняется.
Шина ~35МГц
CPU ~20МГц

почему глючит понять не могу.



Еще чуть не забыл, если второй вызов замаскировать, т.е. вложенную процедуру не вызывать, то зависания не происходит.

А суровый тест SDRAM памяти пробовали? Лучше всего заполнение псевдослучайной последовательностью, а потом считывание и проверка.

нет не пробовал, т.к. полином лень на асме писать.
хотя грузил программы на Си в IAR скомпилированные, они работали. Там правда вложенных вызовов не было.

Да и что мне этот тест даст ? убедиться лишний раз что SDRAM глючит.

Пробовал 2метра писать и потом все полностью читать, по UART, все было ОК.
Это был код.

Еще раз посмотрел инициализацию SDRAM от Cirrus Logic
и обнаружил одну любопытную деталь
В контроллере инициализируют CasLat = 3
а в mode register MC SDRAM CasLat = 2

Может я невнимательно читал док-ю, но у меня эти значения равны.

===================

проверил сегодня с разными значениями, вообще не работает.
что самое интересное, глю очень стабилен.
пробовал сегодня по несколько слов в стек опускать / поднимать, выходило что у некоторых последовательность путается. подробнее было лень исследовать, отложил.

PS: что то Cirrus я начинаю ненавидеть ... глюк на глюке у камня.

черт бы побрал этих разработчиков из цируса...
заработал SDRAM при следующих параметрах

Контроллер:
CasLat = 2
RasCas = 3
BrsLng = 4

SDRAM: ModeReg
CasLat = 2
BrsLng = 8 !

При параметре CasLat = 3 глючит!
Вообщем попади в десятку, закрытыми глазами.
В док-ии про эти извращения ни слова не нашел, а в примере тоже не работало. Возможно это из-за особенностей платы или частот ХЗ, изучать лень.

Странно, правда у Цирроза много моментов, никак не учтенных в документации. Но жестокий тест все равно очень рекомендую...

я сделал проще, запихиваю в стек 8 регистров одной командой, потом забираю, и если они восстановились правильно, то считаю что память правильно инициализировалась и процедура инициализации возвращает ОК.

Тут вопросик возник, в связи с тем что пишу свой бутлоадер по Ethernet:
непонятно назначение MACFIFO , что туда можно помещать и можно ли вообще?
куда можно помещать указатели дескрипторного процессора ?
самих дескрипторов, дескрипторов статуса и буфера ?
И не понятно, зачем разделены статус и дескрипторы, какой в этом большой смысл, при чем половина инфы там продублирована.
Наворотил Cirrus по моему через чур.

чуть не забыл, указывать ему надо на физ память или на виртуальную в случае вкл MMU ?