Как перетащить компонент с частью разведенных дорожек?
А то в режиме разводки корпус не "зацепляется" и наоборот.
Еще, что то автоматическая переразводка при перетаскивании компонента работает так криво, что приходится сначала отрубать кончики линий у компонента а потом перетаскивать и доводить линии, может что посоветуете, ну или хотя бы как эту "дрянь" выключить?

Действительно в местах скруглений сегменты были внахлест а не встык , перерисовал - и все получилось

fill, спасибо большое!

Такие вещи иногда проще отлавливать если экспортнуть сначала в hkp, текстовый формат всегда легче разобрать, особенно если координаты отличаются на доли миллиметра.

проще поверхе в сетке перерисовать - тогда все совпадет.
или выделением сегментов и правкой координат в их свойствах

Включите Hover Snap и курсор будет сам прыгать по конечным и средним точкам фигур при операциях Режима Рисования (Расширенный тренинг по ExpeditonPCB ) [attachment=21791:attachment]

Возникла проблема после обращения к отложенному проеку, пришлось вносить кое-какие изменения. После анотации проекта не отображаются негативные слои.
WG2005
В проекте 8 слоев, 2 из них - негативные. Один полностью GND.
Другой PWR.
Причем если убрать галочку с Display Active Layer Only, то видно что данные генерируются по слою. А отредактировать и просмотреть его я не могу. Может кто сталкивался с подобным.

Вопрос на тему board outline, routing outline. Как сделать, и можно ли это вообще, указать системе границу внутри платы. Что-то похожее по типу на board outline.

Другой вопрос. Если нужно выполнить графику для Flex board. Есть ли для этого инструменты в MG?

BR

В Editor Control на первой вкладке включите галочки напротив негативных слоев в табличке Enable Routing & Direction Bias. Тогда они станут доступными для редактирования. У меня тоже в WG2005 они частенько после прямой аннотации отключались сами, в EE2007 такого пока не замечала - отключаю только сама для более удобного перехода со слоя на слой при трассировке.

Имеется ввиду вырез внутри печатной платы произвольной формы? Тогда тип объекта Contour.

1. Если просто запретить размещение-трассировку, то Placement_Obstruct, Routing_Obstruct.
Если вырез, то Contour.
2. А в чем проблема? Flex поддерживается - например [attachment=21929:attachment]

Спасибо за подсказку,
Речь идёт о вырезке внутри платы. Поэтому все три атрибута Contour,Placement_Obstruct, Routing_Obstruct релевантны.

По Flex board, Там плата Flex-Rigid. Rigid часть - 8 слоёв, Flex часть 4 слоя, двумя кабелями с воздушной прослойкой.

В PCADe до этого сделал 2е версии этой платы. Теперь замахнулся сделать 3-ю версию на Менторе. Опыта всего 1а плата. И то не закончена ещё на 100%.

Готовлю плату к выпуску. Не могу найти как сделать таблицу с текстом ТЗ. Нужны также таблицы layer stackup и via stackup.

Помогите найти это в MG.

Может есть какие-то утилиты для этого. Пока, то что я нашёл - это импорт через DXF. Разве это удобно для работы?

Сообщение отредактировал romanp - Jun 11 2008, 11:43

Уважаемый форум. Новый вопрос. Скажите пожалуйста, вот у меня в Constrains записано что все соединения которые не имеют отношения к rule area или к net classу имеют стандартные проводники скажем 4-5-6 миль. Этот класс цепей (по-умолчанию) вклучает в себя все цепи с именем Nxxxx. А среди этих Nxxx есть и цепи питания. Например развязка через феррит итд. Цепь что между ферритом и ножкой микросхемы может тоже относиться к шине питания. И тут возникают несколько проблем. В первом случае мне нужно поменять толщину проводника динамично(не после разводки проводником с 5 на 12 миль, а до разводки). Вы скажете, что нужно поменять установку в CISe. Но я этого не делаю, потому что при минимальном изменении netlisта из Orcada произойдёт изменение и имени данного соединения. А старое имя уйдёт к другому соединению, которому не нужно изменение толщины проводника. Другой сценарий. Мне нужно выйти из ножки микросхемы с толщиной проводника не больше толщины (диаметра) ножки или бола. Скажем ножка 12 миль, а проводник относится к классу power(15-20-25).

Как работают в подобных ситуациях?

Test points
Была установка в Setup parameters на cell name.
Я её отменил. Но Test points не пропадают. Вижу их во внутренних слоях.

Что делать?


На предыдущие вопросы ответить желающих не нашлось. Может быть вопросы заданы не корректно?

Сообщение отредактировал romanp - Jun 15 2008, 14:30

То, что Вы видите во внутренних(!?) слоях ,это тестпойнты, которые имеют своё отражение в Display Control, a именно - в закладке layers в группе pads есть test points- top и testpoints-bottom. Если Вы даже убрали из Setup Parameters testpoints, то это не значит, чо уже поставленные на плату тестпойнты исчезнут, просто программа не позволит их устанавливать дальше, а имеющиеся уже надо удалить ручками