Не понял - кто с кем слился?!

p.s. немножко в пользу nxp:
лично меня интересуют девайсы для wince. У st я вообще таких не вижу; у атмела 923 вещь конечно приятная, но nxp скоро (3q08) выпустит 3250 с FPU и DDR, тогда посмотрим кто кому сдал

А я слышал, что Infineon вроде собрался сливаться с NXP. Что здесь замешана еще и ST - большая новость

были слухи но видимо этого не будет т.к. CEO infineon'а уволили. wireless часть NXP слили с или продали ST, так и не понял. события начались с продажи NXP группе частных инвесторов wallstreet (основнои KKR) 2006, которых вроде не устраивают экономические показатели nxp.

Сообщение отредактировал proba - Jun 11 2008, 18:34

ARM9 и blackFin - фон Нейман? да и никогда Гарвардская не будет медленее чем фонНеймановская, по крайней мере на задачах чистой ЦОС...

2All
а в чем собственно "лчушесть" этих камней по сравнению с множественными реинкарнациями тех же ARM7?

Можете нарисовать еще несколько улыбок, но не Гарвардские. Степень дополнительных наворотов, кэшей (в том числе и раздельных для данных и кода) это уже дело второе, но удел Гарвардской архитектуры - максимально эффективные простые контроллеры. Как только начинают расти частоты, обьемы памяти, ... Гарвард кончается, ибо дешевый эффект достигаемый такой архитектурой уже не существеннен, а вот деление памятей уже мешает много больше. Помолчать по поводу того, что сотворили или обозвать модифицированной Гарвардской, или модифицированной Неймановской это уже рекламное право разработчика.

Насчет ARM9 не скажу, но Blackfin, по-вашему, если не Гарвард, то что? Нейман? И что вы понимаете под фон-Нейманом и Гарвадом вообще? В чем принципиальные отличия? Спрашиваю для приведения "системы координат" к одной отправной точке.

Ну, например я, имел ввиду разделение шин комманд и данных - и отсюда выигрыш 1.5 раза в умножении с накоплением. Уж ARM9 с двумя раздельными кэшами, как для меня - типичнейший гарвард... Да и "шарки" и "фины" не могут быть другими (хотя память там организована несколько "не канонически") хотя бы по той простой причине, что они DSP...
Но небеса не развергнутся и воды всех рек и морей не хлынут что-бы смыть еретиков если делать ЦОС системы на фон-Неймановских процессорах, особенно если у них очень удачная ценовая ниша.

Нейман с кэшами, ну скажем, организованными по-Гарвардовски. Так-же, как и нынешние интеловские x86. Ну назвали AD его "модифицированной Гарвардовской" - их дело,скорее привычки, поскольку предыдущие у них были канонические Гарвардовские.

Я скажу насчет ARM9. Достаточно посмотреть организацию интерфейса к памяти у ядра ARM9TDMI (забудем про кэши - это дело внешнее): у него две отдельных шины для команд и данных. То есть само ядро имеет однозначно Гарвардскую архитектуру.

А если ARM7 имеет две (или даже больше) отдельных шины, то что? Какая это архитектура? Мега-фон-Нейман :-) Там периферия может параллельно процессору писать в память. Налицо ускорение процесса Имея даже одну общую шину и два отдельных кеша производительность будет такой же как у гарвардской архитектуры. Программисту это должно быть до лампочки. Ему важно только MIPS/DMIPS/FLOPS. Главная отличительная черта фон-Неймана - одно адресное пространство (хоть реальное, хоть виртуальное), но одно, и его следствие ещё более ограниченный набор команд RISC. И соответственно все процессорные команды для чтения рамы могут равно читать и флэш и периферию. Возможно, гибрид фон-Неймана и Гарварда уже неправильно называть чем-то одним. Или преувеличивать 51% Гарварда относительно 49% фон-Неймана.

Кэш вообще вещь вне контекста организации процессорных ядер. Кэш - это механизм оптимизации доступа в память, не более. Что касается типов архитектур, то меня научили, что фон Неймановская архитектура - это такая, в которой доступ в память программ и в память данных осуществляется по одной и той же шине, последовательно. И адресное пространство, соответственно, одно. Гарвардская архитектура предусматривает раздельные шины доступа в память программ и память данных, за счет чего доступ может осуществляться параллельно, что повышает производительность. Соответственно, адресных пространства получается два. Речь идет именно о ядре и внутренней организации. Доступ наружу - это отдельный вопрос.

У Blackfin'а есть раздельный доступ в память программ (64-разрядная шина) и в память данных (три 32-разрядных шины, две на чтение, одна на запись), т.е. обращение в память программ и в память данных производится параллельно. Всяко разно это Гарвардская архитектура. А уж модифицированная, супергарвардская и т.д. - это уже следующий вопрос.


Не, их старые процы (ADSP-21xx) как раз и были с модифицированной гарвардской - оная архитектура предусматривает возможность параллельной загрузки двух операндов данных, один из которых добывается из памяти программ по шине инструкций, когда она не занята. У Blackfin'а от этого изврата отошли, сделали две отдельных шины в память данных для добычи двух операндов. Вроде, это называется супергарвардской архитектурой. Но это все уже нюансы, базовая архитектура у всех них - Гарвардская.

Не совсем и не всегда. Когда вдруг появляются, как минимум, два разных кэша для данных и команд, это уже не оптимизация c наворотом очередного кэша мамнадцатого уровня, это принципиально.

Ядро ARM7TDMI имеет одну шину. У процессора их может быть сколько угодно.


Конфигурация адресного пространства к архитектуре не имеет ни малейшего отношения.

Просто Архитектура к реальности не имеет никакого отношения

Могу полюбопытствовать, что это Вас так рассмешило?