XMEGA: будущее, которого мы так долго ждали, наступило.

Итак, на сайте Atmel появились полноценные доки по семейству. Само семейство пока еще недоступно в виде чипов на складах дистрибуторов, но такая позиция уже есть в прайсах. Совсем скоро можно будет запаивать.

Далее все рассматривается на примере ATxmega128A1

Что обращает на себя внимание.

1. ATxmega64A1/128A1/192A1/256A1 Preliminary (75 pages, revision B, updated 5/08)
http://www.atmel.com/dyn/resources/prod_do...nts/doc8067.pdf

Смотрим секцию errata и видим - ATxmega128A1 rev. G. Т.е. предыдущие версии A-F сгинули в Atmel, так и не выйдя в свет. Вызывает уважение по сравнению с ситуацией на рынке ARM - там erratы к современным чипам просто вызывают депрессию.

Сама errata вполне терпимая. Видно, что в предыдущих errata'х народ дожимал цифровые глюки, а теперь осталось некоторое количество аналоговых - нелинейности по напряжению и пр.

То, что нет errat в части DMA, арбитража шин и т.д., и то, что это rev. G, дает некоторую надежду на вылеченность системных багов.

2. Накристальная периферия. То, ради чего все затевалось

* RC генераторы - аж целых 4 штуки: 32 kHz Int. ULP; 32 kHz Int. Osc.; 2 MHz Int. Osc.; 32 MHz Int. Osc. Просто праздник какой-то.

* 8 UART - это уже обсуждали

* 16 битный RTC с прескалером (с коэф. от 1(!) до 1024), у которого есть Compare Match регистр - это просто праздник какой-то для всех, кто, например, делает коммуникационные протоколы

* Event system - пока еще мною не познанная замолодь, но из описаний следует, что это эффективная шняга для обработки событий.
AVR1001: Getting Started With the XMEGA Event System (8 pages, revision A, updated 2/08)
http://www.atmel.com/dyn/resources/prod_do...nts/doc8071.pdf

* DMA
• The DMA Controller allows high-speed transfers with minimal CPU intervention
– from one memory area to another
– from memory area to peripheral
– from peripheral to memory area
– from peripheral to another peripheral

Заметим, что DMA во всяких там SAM - "жалкое подобие левой руки" DMA XMEGA. И меговское DMA работает на всей SRAM - привет dsPIC.

* 12 бит DAC (1 Мгц) и ADC (2 Мгц). Хоть в реальности они и получились 10 битными, все равно очень даже!

* AWeX – Advanced Waveform Extension. Внушительный блок для всяких PWM приложений.

* External Bus Interface for up to 128M bit SDRAM - токо в описании я что-то ничего про SDRAM не нашел

3. Жручесть. В варианте ULP, RTC,WDT, BOD Enabled обещают не более 2 мка при 3.3В.

Типовой CR2016 имеет емкость 90 mAh, CR2032 - 230 mAh. 0,002*24*365*5=87.6 ма*ч энергии на 5 лет. 5 лет от CR2016 - большего на практике нафиг не надо. Т.е. дальнейшее уменьшение тока потребления суть маркетинговый развод, по технике это будет эффективно только для очень специфичных применений.

To ensure safe operation it is always recommended to have a brown-out detector (BOD) enabled. This has to be either internal in the microcontroller or an external device. The
brown-out detector will ensure that the microcontroller is held in reset if VCC is lower than minimum. The XMEGA BOD has a new and innovative sampling mode. In sampling mode,
the BOD is turned on only once per ms to check status of VCC. If everything is OK, the BOD is turned off and remains off until next checkpoint. This gives XMEGA a max power
consumption of 2 мкA in Power Save mode with a 32 kHz crystal running, Real Time Counter operating, Watchdog Timer enabled and BOD operative with max 1 ms reaction
time. To achieve the same performance, TI MSP430 devices need to enable the System Voltage Supervisor that consumes up to 15 мкA.

Тута все подробно расписано.
Introducing a New Breed of Microcontrollers for 8/16-bit Applications (White Paper, 15 pages, revision A, updated 02/08)
http://www.atmel.com/dyn/resources/prod_do...nts/doc7926.pdf

"На ходу" жручесть тоже очень даже хороша: 2 MHz VCC = 1.8V All PRR Set Internal RC 720 мкА. Или в терминах CR2032 (230 mAh) 13 суток непрерывной работы! Для CR123A (1600 mAh) это 92 дня работы.

По моему опыту - ATmega на 3.68 Мгц - это прием POCSAG 1200 бит/сек, включая 8 кратный oversampling, DPLL, БЧХ декодер и пр (C код без asm вставок! Но C код продуманный, конечно). Причем это без DMA. Так что 2 Мгц для XMEGA - это весьма немало.

При питании 1.8В - до 12 Мгц, 32 Мгц - от 2.7В. Так что процык получился весьма зажигательный. MSP430 нервно курит (понятно, что 32Мгц XMEGA будет быстрее 16 Мгц MSP430, разве только что умножитель 16х16 спасет MSP430).

4. Цены - ABN Universal,Inc., например, дает для ATXMEGA128A1-AU 9,97 $ в розницу - достаточно обнадеживающе. Это на проц с 8К RAM, 4K EEPROM, 128K FLASH, 78 IO пинов.
Для примера - MSP430F2618TPNR - FLASH 116K x 8 + 256B, SRAM 8Kx8, A/D 8x12b; D/A 2x12b, 64 IO пинов имеет в розницу цены $13.16 на www.digikey.com

Выводы:

Atmel таки сделал лучший 8 бит контроллер. И, уверен, будет заслуженно снимать с него сливки ближайшие лет 5. Конечно, будет ламье, которое с криками "32 лучше 16 лучше 8" убежит применять всякое многобитное барахло, но найдутся серьезные юзера, которые смогут выжать все из этого кристалла (а в серии 10к, я уверен, этот кристальчик даст фору по цене очень и очень многим)

http://www.atmel.com/dyn/corporate/view_de...EC_NAME=Product
Availability and Pricing.
The first devices, ATxmega128A1 and ATxmega64A1 are both offered in 100-pin TQFP and BGA packages and are available now. Volume prices for 10k units are US$3.75 and US$3.50, respectively. Other XMEGA devices will be available during 2Q or 3Q of 2008.

Что касается перспектив, то тут все просто замечательно!
AVR XMEGA 8/16-bit High Performance Low Power Flash Microcontrollers (Flyer, 4 pages, revision B, updated 03/08)
http://www.atmel.com/dyn/resources/prod_do...nts/doc7925.pdf
ATxmega384A1 384k FLASH, 4k EERPOM, 32k SRAM (!).

Основной кайф от XMEGA следующий. В общем, по своим основным параметрам, он умеренно чемпионский - MSP430 уверенно дышит в спину. Кроме одного - соотношение цены и объема памяти. 64К команд (при очень эффективной системе команд, которая хорошо ложится под С) и 8 К ОЗУ - этого вполне достаточно, чтобы использовать вполне взрослую ОСьку типа uCOS. И комфортно писать очень сложные приложения, которые будут годами работать от CR2032.

Наличие ОСьки позволяет по полной программе использовать технологию синтетических портов. Т.е., например, при разработе ZigBee девайса, можно взять платку с CPU + RF, один SPI канал, например, выделить на связь с "большим процессором", на втором XMEGA сделать конвертер SPI<->USB (FTDI), и вести разработку в Win32, при этом имея виртуальные драйвера периферии, полностью эквивалентные "боевой" периферии. При такой технологии отпадает необходимость в аццком симуляторе периферии XMEGA (такие симуляторы, как показывает практика, до конца отдебажить невозможно), а разрабатывать под Win32 (или под Linux - если профи, то без разницы), все таки куда приятнее, чем дебажить кристалл при помощи самого продвинутого джЫтага. В приведенной выше схеме за счет DMA в XMEGA можно организовать дуплексный канал связи порядка 1 Мбайт/сек (2 чипа FTDI на раные USB порты, дрова D2XX drivers дают 1 Megabyte / second ) с "большим процессором".

В упомянутом выше документе
http://www.atmel.com/dyn/resources/prod_do...nts/doc7926.pdf
на 7 странице есть чудная табличка о загрузке проца.
XMEGA UART communication with and without DMA. При 3500 бит/сек мы имеем 5.17% CPU load (непонятно, на какой тактовой, симплекс или дуплекс). Т.е. при организации 1 Мбайт/сек дуплексного канала можно ожидать загруки проца порядка 25% при тактовой 32 Мгц. Т.е. если внешняя периферия порождает поток данных не более 1 мбайт/сек, то у проца будет возможность "отогнать" его на "большой" процессор, принять обработанные данные, и потратить 75% своего времени на дополнительную обработку данных - приписать к блоку отсчетов ADC время, когда эти отсчеты были взяты, поймать время по таймеру и выплюнуть синхронного блок выходных отсчетов и т.д.

В общем, читаем pdf моих старых постов по синтетическим портам и виртуальной разработке, и можно приступать к созданию конкурентов автономных радиоканальных девайсов типа ZigBee

Сообщение отредактировал Evgeny_CD - May 18 2008, 15:37

Ну как же, вот там есть errata. Она не нулевой длины, но с TI несравнима
http://www.atmel.com/dyn/resources/prod_do...nts/doc8067.pdfЧитаем черными буквами на белом
Three Channel Internal DMA
http://focus.ti.com/lit/ds/symlink/msp430f5418.pdfНдя, 45 нм 51 была бы смертельным оружием. И чего это интель ее не сделал?

Если уровень этой errata соотносится с errata от TI, также как соотносятся их документация (ну очень предварительная у Atmel и уже вполне юзабельная у TI), то к перечню багов в errata от Atmel следует относится, как к очень предварительному.

В описании на все семейство MSP430x5xx Family User's Guide - до восьми . Все еще впереди.

Ну они там много чего в ядро заложили. Но не все работет - один баг с указателем стека чего стоит

В Хмеге еще просто обалденно сделано мультиплексирвоание IO пинов. На 50 стр. документа можно посмотреть.
http://www.atmel.com/dyn/resources/prod_do...nts/doc8067.pdf

В частности, подключение внешней памяти не "убивает" встроенную периферию, в отличие от AVR32!

Из интересных вещей - поддерживается 4 битный SDRAM. Практическая ценность - может пригодиться для неторопливого логгинга чего-нибудь большого.

Еще одна приятная особенность - The EBI is clocked from the Fast Peripheral clock, running up to two times faster than the CPU and supporting speeds of up to 64 MHz. Так что работа с SDRAM не такая уж и медленная будет. Особенно учитывая наличие DMA memory <-> memory.

Почитал , event system весьма впечатлила.
Похоже xmega реальная круть.

А немного вдуматься? Что-то революционное есть? Когда одна периферия толкает другую это достаточно распростаненная вещь. Таймер тактирует ADC, ADC - DMA, Таймера каскадируются....
Там, где есть реально применимые комбинации производители стараются сделать завязки. Тут, как-бы все эти связи сделали более гибко-универсальными. Но особый толк от этого появился?
Возьмите просто первый абзац и просмотрите комбинации источников и потребителей этих эвентов. Сколько из них жизненнных? Определенная польза несомненоо извлекается, например интересна возможность постоения цепочек, одновременное воздействие на несколько потребителей....
Но в общем фича достаточно рекламная.

Я бы сказал даже нереальная

Ладно парни, кончаем воду мутить! Объявлется конкурс на "первого пощупавшего Xmega живьем"

Какой приз? Только сразу предупреждаю, меня интересуют на данный момент только 'A4'. Ну и если они будут подороже мелких Cortex от ST, то я их исследование отложу в долгий ящик. Поминаемый ранее семинарчик идет под крылышком поставщика который уже вовсю ST поставляет. Посему какую-нибудь в первом плиближении сопоставимую! цену они будут вынуждены озвучить. Причем перед лицом Atmel-овского представителя. Ну и про образцы тоже чего-нибудь вынуждены будут сказать...Ну а если не смогут ответить на оба вопроса, то тогда это все еще вилами по воде писано...

Распространенная, только "толкать" ADC от таймера придется через обработчик прерывания. А с event system - стабильная и весьма малая задерка, ИМХО не достижимая на гораздо более быстрых ARM-ах.
Или можно запустить ADC по сигналу от внешнего сигнала, от ноги.

Гм... Даже в примитивном MSP430 можно запустить ADC от таймера без прерывания. Оч удобно делать что-то типа синхронного детектора.

Странно Вы мыслите. Хотя дело хозяйское.

Не все так однозначно в стоимость чипа уперлось. При тиражах до 1к/мес 1 человеко/мес работы инженера добавит в стимость изделия сумму, гораздо больше разницы в цене контроллеров.

В ATxmega есть нормальня внешняя шина, которую в STM32 как-то забыли завезти. В Cortex, если не путаю, тоже. А это дает возможность подрубить FPGA (SPI подключение FPGA - это, все же, не совсем то, что и параллельная шина). А это уже совсем другой расклад, знаете ли...

Я не увидел в XMEGA ничего такого, что могло-бы мне сэкономить этот саммый человеко/месяц. Или даже день. Наоборот - время на хорошее освоение очередного чипа придется просто потратить. Посему привлечь меня они могут только ценой.

Я уже писал, в данном случае меня интересуют мелкие контроллеры для относительно массового применения в качестве периферийных - по 16-32 штуки на один STR9/AT91/LPC24. Если мне требуются средние и выше, то есть гораздо более масштабируемые и мощные семейства.

Для начала STM32 это и есть Cortex-M3. Ну а про "забывчивость" можно говорить много,например в XMEGA Atmel "забыл" завести USB, CAN, Ethernet, SDIO... После этого я слышу разговоры о "внушительной периферии"...
Если мне требуется внешняя шина то я просто использую чипы типа STR9, LPC23/24, благо выбор есть.

У мня мало контроллеров без FPGA, но большая часть FPGA у меня подключена именно по SPI - 15..30 MHz при 16bit совсем не плохо, а размеры-цена и контроллера, и FPGA тоже имеют значение. FPGA c 'лишними' даже несколькими десятками выводов будет кроме выводов иметь на борту больше ресурсов и стоить больших денег. Я отнюдь не считаю каждую копейку, поскольку прежде всего важно развитие и последующая модернизация, но выбрасывать деньги на многократный "про запас" и ресурсы людей на хотя-бы ту-же аккуратную разводку дополнительных десятков проводов (c потенциальной вероятностью возникновения дополнительных проблем)не люблю. Еще о "внушительной периферии" - тут у меня работенка ну очень микромощная висит, только вот XMEGA там не играет совсем - среди "внушительной периферии" не нашлось контроллера LCD.

Но это же AVR, чего там такого, что требует длительного освоения?
В смысле для тех, кто уже AVR програмил.

Слово "длительное", я вообще-то, не произносил! Я оспаривал не весть от куда взявшуюся экономию человека/месяца. А осваивать придется - периферия достаточно изменилсь к лучшему, но разбираться надо, описание (на данный момент) ее скромное ну и в благостное состояние errata я, простите, не верю.

Кстати, заметили, что I/O XMEGA не толерантны к 5V? Полагаю, что многим взращенным на 5V обвеске к мегам, придется (это нормально, ибо давно пора) осваивать новую. А вообще-то это плохо, ибо имеют место быть достаточно уникальные интерфейсные чипы, которые работают о 5V не из-за "старости" а по причинам физического порядка. Согласование уровней лепить....

Почти согласен, кроме одной фишки - tracing.

Для отладки сложных систем в реальных условиях мне нужен максимально подробный "лог" работы системы реальном времени. Причем в условиях автонома. Т.е. пусть к контроллеру и будет подключена какая-то железяка, но без пЫсюков, супер-мега JTAG тулзов и пр.

В варианте FPGA на шине (подключение которой, к тому же, уменьшит число IO портов, но не "прибьет" периферию, как это часто бывает в других контроллерах) я могу посадить в эту FPGA SDRAM контроллер и сделать так. В нужном месте процессор пишет по адресу какой-нибудь U16. Делается это просто, с учетом дополнительных команд на запрет/разрешение прерывания, в AVR тактов за 10 получится. В FPGA к этим данны приписывается еще значение U64 какого-нибудь внутреннего счетчика, и это попадает в FIFO. От туда в SDRAM. Там оно может храниться, а может быть перекачано при помощи отдельного процессора, подрубленного "с другой стороны" FPGA, в какой-нибудь FLASH.

Ну и для пущей точности, я могу подрубить GPS, и понему синхронизировать внутренний таймер, так что засечки разных приборов у меня будут синхронизирваны с точностью 1 мкс без больших напрягов.

В результате, развернув, например, в реальных условиях радиосеть из мелких девайсов, я спустя неделю пройдусь по ним, заменю автомобильные аккумуляторы (вместо которых в реальных условиях будут CR2032) и передерну SD карточки.

Далее я всасываю логи в большой SQL сервер, и анализирую, все, что у меня творилось в сети. И сразу видно, как разные глюки смотрелись с точки зрения разных девайсов в сети.

Разумеется, перед этим я изнасилую свою радиосеть в синтетических симуляторах по полной программе, но симуляция лишь дополняет натурный эксперимент.

Вот для таких точных засечек SPI не пойдет. А параллельная шина самое то.

В боевом устройстве я просто разведу плату по другому, возьму малоногий кристалл, и в программе ничего не изменится - только уберу "засечки".Странный подход. При изобилии OLED и LCD девайсов со встронным контроллером нормальная внешняя шина куда важнее, чем встроенный LCD контроллер