Ну как же, вот там есть errata. Она не нулевой длины, но с TI несравнима
http://www.atmel.com/dyn/resources/prod_do...nts/doc8067.pdfЧитаем черными буквами на белом
Three Channel Internal DMA
http://focus.ti.com/lit/ds/symlink/msp430f5418.pdfНдя, 45 нм 51 была бы смертельным оружием. И чего это интель ее не сделал?

Если уровень этой errata соотносится с errata от TI, также как соотносятся их документация (ну очень предварительная у Atmel и уже вполне юзабельная у TI), то к перечню багов в errata от Atmel следует относится, как к очень предварительному.

В описании на все семейство MSP430x5xx Family User's Guide - до восьми . Все еще впереди.

Ну они там много чего в ядро заложили. Но не все работет - один баг с указателем стека чего стоит

В Хмеге еще просто обалденно сделано мультиплексирвоание IO пинов. На 50 стр. документа можно посмотреть.
http://www.atmel.com/dyn/resources/prod_do...nts/doc8067.pdf

В частности, подключение внешней памяти не "убивает" встроенную периферию, в отличие от AVR32!

Из интересных вещей - поддерживается 4 битный SDRAM. Практическая ценность - может пригодиться для неторопливого логгинга чего-нибудь большого.

Еще одна приятная особенность - The EBI is clocked from the Fast Peripheral clock, running up to two times faster than the CPU and supporting speeds of up to 64 MHz. Так что работа с SDRAM не такая уж и медленная будет. Особенно учитывая наличие DMA memory <-> memory.

Почитал , event system весьма впечатлила.
Похоже xmega реальная круть.

А немного вдуматься? Что-то революционное есть? Когда одна периферия толкает другую это достаточно распростаненная вещь. Таймер тактирует ADC, ADC - DMA, Таймера каскадируются....
Там, где есть реально применимые комбинации производители стараются сделать завязки. Тут, как-бы все эти связи сделали более гибко-универсальными. Но особый толк от этого появился?
Возьмите просто первый абзац и просмотрите комбинации источников и потребителей этих эвентов. Сколько из них жизненнных? Определенная польза несомненоо извлекается, например интересна возможность постоения цепочек, одновременное воздействие на несколько потребителей....
Но в общем фича достаточно рекламная.

Я бы сказал даже нереальная

Ладно парни, кончаем воду мутить! Объявлется конкурс на "первого пощупавшего Xmega живьем"

Какой приз? Только сразу предупреждаю, меня интересуют на данный момент только 'A4'. Ну и если они будут подороже мелких Cortex от ST, то я их исследование отложу в долгий ящик. Поминаемый ранее семинарчик идет под крылышком поставщика который уже вовсю ST поставляет. Посему какую-нибудь в первом плиближении сопоставимую! цену они будут вынуждены озвучить. Причем перед лицом Atmel-овского представителя. Ну и про образцы тоже чего-нибудь вынуждены будут сказать...Ну а если не смогут ответить на оба вопроса, то тогда это все еще вилами по воде писано...

Распространенная, только "толкать" ADC от таймера придется через обработчик прерывания. А с event system - стабильная и весьма малая задерка, ИМХО не достижимая на гораздо более быстрых ARM-ах.
Или можно запустить ADC по сигналу от внешнего сигнала, от ноги.

Гм... Даже в примитивном MSP430 можно запустить ADC от таймера без прерывания. Оч удобно делать что-то типа синхронного детектора.

Странно Вы мыслите. Хотя дело хозяйское.

Не все так однозначно в стоимость чипа уперлось. При тиражах до 1к/мес 1 человеко/мес работы инженера добавит в стимость изделия сумму, гораздо больше разницы в цене контроллеров.

В ATxmega есть нормальня внешняя шина, которую в STM32 как-то забыли завезти. В Cortex, если не путаю, тоже. А это дает возможность подрубить FPGA (SPI подключение FPGA - это, все же, не совсем то, что и параллельная шина). А это уже совсем другой расклад, знаете ли...

Я не увидел в XMEGA ничего такого, что могло-бы мне сэкономить этот саммый человеко/месяц. Или даже день. Наоборот - время на хорошее освоение очередного чипа придется просто потратить. Посему привлечь меня они могут только ценой.

Я уже писал, в данном случае меня интересуют мелкие контроллеры для относительно массового применения в качестве периферийных - по 16-32 штуки на один STR9/AT91/LPC24. Если мне требуются средние и выше, то есть гораздо более масштабируемые и мощные семейства.

Для начала STM32 это и есть Cortex-M3. Ну а про "забывчивость" можно говорить много,например в XMEGA Atmel "забыл" завести USB, CAN, Ethernet, SDIO... После этого я слышу разговоры о "внушительной периферии"...
Если мне требуется внешняя шина то я просто использую чипы типа STR9, LPC23/24, благо выбор есть.

У мня мало контроллеров без FPGA, но большая часть FPGA у меня подключена именно по SPI - 15..30 MHz при 16bit совсем не плохо, а размеры-цена и контроллера, и FPGA тоже имеют значение. FPGA c 'лишними' даже несколькими десятками выводов будет кроме выводов иметь на борту больше ресурсов и стоить больших денег. Я отнюдь не считаю каждую копейку, поскольку прежде всего важно развитие и последующая модернизация, но выбрасывать деньги на многократный "про запас" и ресурсы людей на хотя-бы ту-же аккуратную разводку дополнительных десятков проводов (c потенциальной вероятностью возникновения дополнительных проблем)не люблю. Еще о "внушительной периферии" - тут у меня работенка ну очень микромощная висит, только вот XMEGA там не играет совсем - среди "внушительной периферии" не нашлось контроллера LCD.

Но это же AVR, чего там такого, что требует длительного освоения?
В смысле для тех, кто уже AVR програмил.

Слово "длительное", я вообще-то, не произносил! Я оспаривал не весть от куда взявшуюся экономию человека/месяца. А осваивать придется - периферия достаточно изменилсь к лучшему, но разбираться надо, описание (на данный момент) ее скромное ну и в благостное состояние errata я, простите, не верю.

Кстати, заметили, что I/O XMEGA не толерантны к 5V? Полагаю, что многим взращенным на 5V обвеске к мегам, придется (это нормально, ибо давно пора) осваивать новую. А вообще-то это плохо, ибо имеют место быть достаточно уникальные интерфейсные чипы, которые работают о 5V не из-за "старости" а по причинам физического порядка. Согласование уровней лепить....

Почти согласен, кроме одной фишки - tracing.

Для отладки сложных систем в реальных условиях мне нужен максимально подробный "лог" работы системы реальном времени. Причем в условиях автонома. Т.е. пусть к контроллеру и будет подключена какая-то железяка, но без пЫсюков, супер-мега JTAG тулзов и пр.

В варианте FPGA на шине (подключение которой, к тому же, уменьшит число IO портов, но не "прибьет" периферию, как это часто бывает в других контроллерах) я могу посадить в эту FPGA SDRAM контроллер и сделать так. В нужном месте процессор пишет по адресу какой-нибудь U16. Делается это просто, с учетом дополнительных команд на запрет/разрешение прерывания, в AVR тактов за 10 получится. В FPGA к этим данны приписывается еще значение U64 какого-нибудь внутреннего счетчика, и это попадает в FIFO. От туда в SDRAM. Там оно может храниться, а может быть перекачано при помощи отдельного процессора, подрубленного "с другой стороны" FPGA, в какой-нибудь FLASH.

Ну и для пущей точности, я могу подрубить GPS, и понему синхронизировать внутренний таймер, так что засечки разных приборов у меня будут синхронизирваны с точностью 1 мкс без больших напрягов.

В результате, развернув, например, в реальных условиях радиосеть из мелких девайсов, я спустя неделю пройдусь по ним, заменю автомобильные аккумуляторы (вместо которых в реальных условиях будут CR2032) и передерну SD карточки.

Далее я всасываю логи в большой SQL сервер, и анализирую, все, что у меня творилось в сети. И сразу видно, как разные глюки смотрелись с точки зрения разных девайсов в сети.

Разумеется, перед этим я изнасилую свою радиосеть в синтетических симуляторах по полной программе, но симуляция лишь дополняет натурный эксперимент.

Вот для таких точных засечек SPI не пойдет. А параллельная шина самое то.

В боевом устройстве я просто разведу плату по другому, возьму малоногий кристалл, и в программе ничего не изменится - только уберу "засечки".Странный подход. При изобилии OLED и LCD девайсов со встронным контроллером нормальная внешняя шина куда важнее, чем встроенный LCD контроллер