Чтобы быстро понять суть вопроса:
Для начала опишите как вы их делали в PCAD и будет понятно, что и как можно сделать в Exp.
Также сформулируйте в чем видите основные трудности?

Но они же у меня в нетлисте. Что удалить что бы поставить заново?

По идее процесс прямой\обратной аннотации через OrCAD_Capture_IF должен исключать проблемы изменения имен (к сожалению самому проверить пока не представляется возможным). В конце концов можно же такие цепи принудительно назвать и тогда они и в CES останутся неизменными.
А вообще гипотетически рассматривать всегда трудно. Дайте конкретный пример, будет проще дать ответ.



Есть спец. тип CELL - Drawing нарисуйте таблицу и вставьте текст, рисунки. Потом разместите на плате. Или сразу на плате рисуйте - в пользовательских слоях.

В 2007 есть спец. редактор Drawing_Editor, одна из функций встроенных в него - генерация cross-sectional layer stackup.

Пардон, не понял, зачем тестпойнты в нетлисте?

Так повелось встарь, что test points стоят в схеме и привязанны к netlist-у. Так многие делают и я не единственный.





В ПКАДе можно делать всё что угодно. Нет никаких строгих запретов. В Менторе как я опишу что часть платы имеет 8 слоёв, часть - 4. А 4 слоя они внутри разделены на 2 гибкие ленты. Я послал Вам проект на ПКАДе.

А для чего же тогда Automatic Testpoint Assigment? Этот модуль выдает вам полный список всех нетов, а вы выбираете, куда и сколько тестпойнтов поставить на каждый нет. Кроме того, часто случается, что из-за отсутствия места, невозможно поставить некоторые тестпойнты, и тогда вы в этом модуле можете просто убрать их из списка, чтобы не кричало DRC. Причем, тестпойнты устанавливаются автоматически, а если нет, то можно и вручную.

Понимамете, я с Вами абсолютно согласен. Вопрос сейчас - как сделать чтобы эти ТП не светились в других слоях и так что бы они остались как компоненты на плате.

Просто отключите их в Display Control

Если я это делаю, то на плате остаётся дырка от SMD test point. Только fanout торчит.

Ну и что? Ведь что такое - тестпойнты? Это металлизированные пэды на топ или боттом, освобожденные от солдер маски и без пасты, к которым подходит матрица из иголок. Поэтому Вы и не можете ничего видеть на внутренних слоях, ведь тестпойнт обычно строится, как smd pad. Хотя, конечно, по просьбе трудяшихся, можно использовать и другие пэдстэки. А дырка от тестпойнта может быть видна только на внешнем слое, верно?

Подскажите, пожалуйста, правильно ли я поступаю: мне нужно закрыть маской переходные отверстия и для этого я в padstack editor делаю soldermask top и bottom для этого типа отверстий диаметром чуть больше чем само отверстие?

нет, soldermask - негативный слой, фигуры в нем соответствуют освобождению в маске
наверное правильным будет для top и bottom soldermask выбрать "No Pad"

Почему? Ну я и сделаю освобождение в маске - только размером не с весь pad переходного отверстия, а только размером с его hole. Получится, что контатная площадка вокруг переходного отверстия будет закрыта. Это неправильно?

ааа, вот Вы как рисуете
ну, обычно если переходные закрывают, то закрывают полностью (вместе с отверстием)

Теперь мне все стало ясно. Спасибо