Хочу использовать готовый модуль. Скачать описание на transcend

Возникло несколько вопросов.
У процессора шина 32 разрядная, у модуля 64. Получается верхние 32 бита оставляем в воздухе?
У процессора имеется только один сигнал CS. У модуля их 4. Получается 3 сигнала висит в воздухе?

Может кто то использовал и может поделиться опытом?

понятно, что реальная используемая емкость памяти уменьшится, но это не страшно. все равно модули только дешевеют.

В воздухе их оставлять как-то стремно.


У модуля их обычно один или два в зависимости от количества банков.
Лучше возьмите даташит со схемкой.


А я вот не стал использовать. Обидно до слез выбрасывать половину памяти, тем более, что электричество она жрать не перестает.

Спасибо за ответ. В Вашем модуле действительно 2 сигнала CS. В том что привел я их 4.
Понятно, что в воздухе висеть не будет, имел ввиду - неиспользуются.

То есть Вы используете просто микросхемы памяти? Если не секрет - какие и на какой объем?

Из них три помечены звездочкой и не используются

Наврал: два не используются.


До непосредственного использования DDR2 дело так и не дошло. Была только мысль разбирать модули, так как с поставками микросхем проблемы.

Судя по даташиту, приdеденному aaarrr, использовать полностью можно модули с двумя сигналами выборки - четыре в этом даташите не нашел. Т.к. банки располагаются "последовательно" - т.е. банк1 - шина данных DQ0 - DQ31, банк2 шина данных DQ32 - DQ63. Таким образом - "висеть" ничему не надо Соединяете параллельно половинки шины данных и управляете "параллельными" банками c помощью СS0-1. Не знаю, что у Вас за модуль с четырьмя линями выбокри, но, думаю, там принцип такой же.

4 сигнала выборки в модуле трансценд, ссылку на который я привел в первом сообщении. Соединить половинки шины заманчиво конечно. Но у меня в процессоре имеется только один сигнал CS. Где взять второй, чтобы обращаться к старшим данным не знаю. Или я чего то не понял?

Да и еще насчет соединить. Чего то не уверен что на 533 Мгц оно будет нормально работать. Или я не прав?

хм оказывается нельзя так... Модули с разными линями выборки соединены в разных банках параллельно.

В списке сигналов 2 CS'а, что вполне логично: 8bit * 16ICs / 64bit = 2.

Извиняюсь, ввел в заблуждение.
Рисовал компонент с другого документа, сейчас найду. Там было указано, что выводы 83, 110, 115, 120 это сигналы выборки.
В трансценде их действительно 2.

Какие проблемы? Кому отсыпать?


Вообще то модули изготавливают для процессоров, у которых шина памяти именно 64 разряда. Например, AMD Geode LX. Intel всякие и далее по списку