Когда я начал с этим разбираться, то MicroBlaze и NIOS показались мне очень привлекательными. Когда нашел платы на Spartan, на которых крутится uClinux, вообще был счастлив.
www.atmark-techno.com/en/product/suzaku.html

Потом вниметельно посмотрел, и понял, что, IMHO, особой перспективы это не имеет.

Нормальный Microblaze с минимальным набором периферии едва-едва влазит в Spartan 3-200 - а большинство склоняется к мысли, что и не влазит, и нужен как минимум 400, а это уже камень совсем другой ценовой категории.

При этом получается довольно скромный камушек:
* !MMU - полноценного Линуха не будет, как ты не uClinux'уй
* DMA нету, а если еще и корку DMA прикрутить - вообще 1000 камень потребуется.

Что понятно - специализированное использование площади кристалла под CPU куда эффективнее. Сила FPGA не в том, что на них можно сделать стандартные вещи, а в том, что на них можно легко делать ___уникальные и специфические___ вещи!

Интересно а почему народ не ходит по другому пути:
* взять что-нибуь типа Sharp LH79520 / LH79524 / LH79525
* поставить тот же 200 спартан, и засунуть туда все, чего не хватает в основном камне.

Тот же Sharp LH79520 http://www.digikey.com 100 штук - $11.7. При это это весьма эффективный проц с 32 битной шиной, одним из самых лучших LCD контроллеров, совершенным DMA и прочая. Мы с ним два года назад работали под uCOS, и уже тогда он был с очень незначительными глюками - Cirrus EP93xx, Atmel AT91RM9200 отдыхают!

Новое поколение LH79524 / LH79525 - вообще песня. LH79520 + Ethernet, USB, I2C & NAND Boot.

Мне известно только одно решение такого класса
http://www.fh-augsburg.de/~hhoegl/proj/comet/index.html
но проект, похоже, загибается.

Что касается скорости, то 77 Мгц + FPGA - это гораздо круче, чем просто 200 Мгц без FPGA. Т.к. весь ввод-вывод можно грамотно сделать, DMA, блочные пересыки, буфера и т.д. - фактически, система не имеет ограничений по расширению при правильном использовании ее ресурсов (посмотрите назад на 10-20 лет, какие проекты делались на 386EX, когда ARMы еще не были распространены.)

Порты линуха на LH79520 / LH79524 / LH79525 наличествуют:

ftp://ftp.buici.com/pub/arm/bsp/bsp-sharplh7-1.1.1.tar.gz
ftp://ftp.buici.com/pub/arm/patch-linux-2.6.12
http://wiki.buici.com/twiki/bin/view/Main/...dSupportPackage

Вопрос: почему так никто не делает?!!!!

Видите, теперь и вы знаете.
Мы так и используем ARM7/9 + FPGA.
очень даже дёшево выходит.

МОЕ ИМХО в ответе на этот вопрос в вашей ветке на сахаре

Не знаю как у Xilinx, а у Altera NiosII(без отладочного интерфейса) помещается в ep1с3(~12$ в партии 1 штука), и работает это чудо до 70-90 MHz.
На ep1c6(6000le,~20$) или на ep2c5(5000le,15$) размещается вполне самодостаточная система, только память внешнюю желательно подключить.

Для нас важнее что-бы микросхем было поменьше, и достичь максимальную гибкость системы(если надо то используем cpu, если нет то можно реализовать достаточно мощную систему управления).
Я чаще сталкиваюсь с проблеммой недостатки io чем с недостатком логики или быстродействия, следовательно чем меньше всего подключено к плис тем лучше.

а как у ниоса с шинами ? так же смотри в мир через небольшую дырку как и микроблейз ?

Надеюсь, не надо будет форму подписывать на допуск к "тайным знаниям"?

Шина Avalon весьма компактная и отлично документирована, проблемм с ней не возникает. Вдобавок имеется хороший sopc builder,который берет на себя задачи конфигурирования системы.

Вот! И в этой ep1с3 ($12) едва ли что останется. А LH79520 в ктц-мк стоит порядка 15 в партии 1 штука, и работать он будет явно шустрее (8к кеша, как ни как, DMA и прочее). Можно взять его, и тот же ep1с3 (мне, кстати, после долгого изучения Альтера тоже больше понравилась) или EPM240 (~$6) и ловить кайф.

Ну что начнем пятничный флейм
Заранее извиняюсь за тон


вообще то uClinux подняли на многих отладочных платах

Потом вниметельно посмотрел, и понял, что, IMHO, особой перспективы это не имеет.


не надо ля-ля и передайте это тому большенству


+5$ (Spartan3-200 ~15$)


Согласен, не фантастика


Лично мне он и не нужен


Опять же "ля-ля", открываем доку по шине OPB, тратим пол месяца на изучение еще пол на ковыряние своих корок и они сами с собой станут говорить.


По моему подобными путями ходят 90% разработчиков имеющих дело с FPGA

А чем вам его дырка не понравилась, через нее ведь танк пролезет ?

Это для меня новость.

Остальное либо согласуется с моим мнением, либо дополняет и расширяет его.

Начет продвинутой шины - тут я слаб. Я пока довольно слабо разбираюсь в *HDL и прочей лабуде. Мыслю пока кетегориями схематики из MAX PLUS II.

Что интересно, встроенный ARM9 (excalibur) альтера бросила, судя по инфе на сайте.

Про шины микроблазе
PLB не рассматриваю - слишком жирная
OPB - 32р. (по моему) до 4 мастеров на шине, минимальный "такт шины" 4 такта процессора
MLB - 32р. без каких либо наворотов, ограничения по числу слейвов (число не помню) может сильно сказаться на возможной частоте работы устройства (2 - 4 - нормально), минимальный "такт шины" 1 такт процессора.

хмм ну через FSL может быть и пролезет, но сидеть на нем может только user defined переферия, а камушек гребет код через OPB .
Да и тех же FSL всего 8 сосок, итого 4 дуплекса, не сахар .

ИМХО минус в том, что для кода и данних ИМХО желательна отдельная быстрая шина, а не OPB. Чтобы шустренько код из озу исполнять.

Хотя может быть я ошибаюсь, поправте

Все так, забыли только кеш упомянуть, который от части разгружает шину.
Я думаю у NIOS-а аналогичная ситуация, vetal поправь если не так.

ни и что что кеш ? кеш нужно чем то забить + кормить ресурсом ФПГА еще и систему контроля заполнености кеша,
ИМХО микроблейз хорош, когда весь его код можно уложить в кеш и практически за кодом во внешнюю память не обращаться.
Но как только начинаем грести код из внешней памяти, то микроблейз отдыхает