| |
|
  |
 требования к документации |
|
|
|
|
 Jun 27 2008, 09:55
|
Участник
Группа: Участник
Сообщений: 25
Регистрация: 25-03-05
Пользователь №: 3 668
|
Цитата(Maverick @ Jun 4 2008, 15:10)  Задача такая есть заказчик (в данном случае допустим я) и есть исполнитель (в лице другого предприятия). Исполнителю было поручено разработать цифровой блок на VHDL (исходные коды предоставил), но для более быстрого понимания работы написанного кода хотелось бы:
P.S. Это как я попытался сформулировать:
Требования к написанию программ и документации для ПЛИС
• Файл/документ, содержащий описание всех констант, переменных, сигналов.
• TEST BENCH файл/документ с описанием для возможности моделирования работы.
• Описание работы функциональной модели (схема, конечный автомат состояний (диаграмма состояний конечного автомата), и временная диаграмма работы (скриншоты с ModelSim).
• В исходном коде программы должны присутствовать комментарии, облегчающие понимание программы.
• Подробное описание всех входных и выходных сигналов с предъявляемыми к ним требованиями (например потенциальная или импульсная команда(ее длительность)).
• По возможности большую программу/схему разбивать на подпрограммы/подсхемы.
• На начальном уровне соединение всех функциональных блоков производить в Schematic Editor (например, Синхрогенератор <=> Модуль связи УПСОС-ПК) (может заменить функциональную/структурную схему).
• При использовании ядер из CoreGenerator описать процесс создания.
• При написании исходного кода программы максимально использовать механизм настраиваемых параметров Generic (например, для разрядности данных, адресов и т. д.).
Но мое начальство говорит, что лучше руководствоваться ГОСТами. Соответственно вопрос есть ли какой то ГОСТ на оформление документации (для программ для ПЛИС).
P.S. Прошу прощения, что может не в тему. Просто здесь чаще бывают люди которые с этим непосредственно связаны Сам мучаюсь с документацией оформленной по ГОСТ, на устройства с ПЛИС. С заказчиком вроде договорились 1 Принципиальная схема (того что внутри ПЛИС) оформленная по ГОСТу на принципиальные схемы 2 Файл прошивки ПЛИС 3 Инструкция по настройке. ГОСТов по оформлению документации действительно на ПЛИС нет. Может быть с переходом на стандарт ISO2000 что -нибудь изменится. Когда работали с Микроном они попросили просто описание на VHDL
|
|
|
|
|
|
|
|
Jul 1 2008, 06:31
|
Участник
Группа: Участник
Сообщений: 25
Регистрация: 25-03-05
Пользователь №: 3 668
|
Цитата(sazh @ Jun 27 2008, 13:16) Это как. RTL распечатаете, или два функционально подобных проекта делаете:
В графическом редакторе и текстовом редакторе? НЕЕ два функциональных не делаю. Именно для заказчика только схему. Для Микрона VHDL. Но сейчас думаю как уити от этого, типа ПЛИС составная часть изделия ну и не надо ее разрисовывать, типа все структуры внутри ПЛИС конструктив, короче большая микросхема. А файл прошивки для производства. Все равно если чето не так ко мне побегут, а им отвечу типа все по ГОСТУ.
|
|
|
|
|
|
|
|
Jul 8 2008, 11:20
|
я только учусь...
Группа: Модераторы
Сообщений: 3 447
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839
|
Цитата(des00 @ Jul 8 2008, 14:01) кхм. могли бы и по форуму порыть когда то я поднимал тему от 2006 года %) http://electronix.ru/forum/index.php?showt...18207&st=45там и с книг многое было взято, по хорошему нужно было все осознать и перевести на русский, но времени как то не хватило  теперь спустя 2 года, появились еще идеи, кое что нужно переработать. В принципе обсуждаемо  ) извини как то про поиск и не вспомнил Почитал, конечно у меня, уступает в информативности документ. Что я действительно забыл так про описание модулей памяти, так как оно разное в разных САПР. Я не написал про заголовок файла (в котором в виде коментария можно поместить краткие сведения о версии HDL кода и информацию о функционированию блока, и т.д.) и про тест-бенчи ничего не написал
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
|
|
|
|
|
|
|
Jul 8 2008, 11:21
|
Гуру
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804
|
Цитата(Maverick @ Jul 8 2008, 14:33) P.S. Хотелось бы услышать как замечания так и предложения Да мнений может быть сколько угодно. Например у описанию активного сигнала. Активный низкий clr_n, высокий просто clr. Про приоритетное мультиплексирование на два вложения тоже спорно, А если это многофункциональный счетчик? как тут без приоритетного мультиплексирования. Главное чтоб по времени уложилось. Это все надо сертифицированному например vhdl дизайнеру показывать. У Полякова в книге все классно рассписано. Вот еще по-русски.
Прикрепленные файлы
WinZip.zip ( 256.53 килобайт )
Кол-во скачиваний: 93
|
|
|
|
|
|
|
|
Jul 8 2008, 11:45
|
я только учусь...
Группа: Модераторы
Сообщений: 3 447
Регистрация: 29-01-07
Из: Украина
Пользователь №: 24 839
|
Цитата(sazh @ Jul 8 2008, 14:21) Да мнений может быть сколько угодно. Например у описанию активного сигнала.
Активный низкий clr_n, высокий просто clr.
Про приоритетное мультиплексирование на два вложения тоже спорно,
А если это многофункциональный счетчик? как тут без приоритетного мультиплексирования.
Главное чтоб по времени уложилось.
Это все надо сертифицированному например vhdl дизайнеру показывать.
У Полякова в книге все классно рассписано.
Вот еще по-русски. Докуметы, мне понравились будем читать и разбираться. Спасибо!!! По поводу "Да мнений может быть сколько угодно. Например у описанию активного сигнала. Активный низкий clr_n, высокий просто clr." тут я с Вами согласен, но можно и так и это - как я пишу об этом просто договариваются в начальной фазе проектирования
--------------------
If it doesn't work in simulation, it won't work on the board.
"Ты живешь в своих поступках, а не в теле. Ты — это твои действия, и нет другого тебя" Антуан де Сент-Экзюпери повесть "Маленький принц"
|
|
|
|
|
|
|
|
Jul 9 2008, 08:43
|
Вечный ламер
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453
|
Цитата(Maverick @ Jul 9 2008, 03:19) чего-то не допонимаю, объясните пожайлуста! 4.44. RTL: All the Entity's outputs should be registered. Combinational outputs can also create combinational feedbacks through the hierarchy. Хмм может я что то не понял, но тут говорится о том, что крайне желательно что бы выходу модуля были пропущены через регистры. И кратко поясняется что если регистра нет и выход комбинационный, то внешняя логика, при невнимательной разработке может создать комбинационную обратную связь. Что может привести к неработоспособности. Но это незначит что так делать нельзя  Вот пример : мастер шины, у которого сигнал request формируется комбинационной логикой с сигналом acknowledge. (тогда как более разумно пропустить его через триггер). Это всего лишь рекомендации, а в жизни бывают исключения. Удачи!
--------------------
|
|
|
|
|
|
|
|
Jul 9 2008, 13:53
|
Гуру
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804
|
Цитата(des00 @ Jul 9 2008, 12:43) И кратко поясняется что если регистра нет и выход комбинационный, то внешняя логика, при невнимательной разработке может создать комбинационную обратную связь. Что может привести к неработоспособности. Но это незначит что так делать нельзя Скорее всего комбиционный выход + внешняя логика подвигнет синтезатор на минимизацию такой конструкции, что у неопытного пользователя может привести к другой схеме относительно задуманной. Но отнюдь к не работоспособности.
|
|
|
|
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|
