Подскажите пожалуйста, какой примерно jitter будет у clock'а(~60-70 MHz) выведенного из DE2-70(http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=226) на переферийную плату? Планирую использовать как такт для ADC(LTC2355-14).
И еще поставть ли буферы- защелки на цифровые линии или можно обойтись резисторными сборками?

зависит от того, чем тащить на плату

Single-ended сигналы через шлейф ~5 см. На обеих сторонах IDC-40.

А клок кем формируется? Надо смотреть какой джиттер у драйвера клока по спецификации, плюс на линию клока добавится джиттер от перекрёстных наводок от окружающих линий, это зависит уже от особеностей разводки и т.п.
В плане выходов АЦП, то, думается, использование буферов в плане шумов, конечно, предпочтительней. А можно поставить и буфера, а на их выходе ещё и резисторные сборки, если место позволяет, хуже не будет. Проводники делайте максимально тонкими.

и еще посмотрите сайт murrata там есть отличные супрессоры как раз для снижения паразитных эффектов линиий для тактовых сигналов

всем спасибо