Собственно pattern рисуется в Pattern Editor линиями на Top layer + две контактные площадки. Совместно с графикой символа все без проблем упаковывается в компонент. Отрисовываются все проводники в соответствии со схемой в PCB Editor, однако DRC ругается на то, что с его точки зрения цепи подсоединенные к разным выводам катушки закорочены между собой. То есть DRC воспринимает паттерн катушки как обычный проводник. Чтобы DRC не ругался, приходится в таблице упаковки компонента в графе Pin Eq ставить атрибут jmp. При этом при размещении компонента на схеме оба его вывода, естественно, начинают принадлежать одной цепи, однако для меня эти цепи, конечно же, разные. Так как же сделать компонент, чтобы и цепи не объединялись, и DRC успешно проходил?