Привет всем! Уважаемые разработчики, кто уже имеет или имел опыт работы с DP83865 помогите. Для начала собственно проблема.
Этот Phy имеет возможность проводить BIST тестирование. Т.е. микруха в сторону меди генерит пакеты с широковещательным адресом и с заполнением PRBS. В это же время она имеет возможность принимать такие же пакеты от другого источника и считать количество ошибочных. Так вот я ставлю 2 своих устройства и включаю этот режим. Т.е. они работают друг на друга и считают принятые ошибочные пакеты. Одно из устройств Master, второе Slave. За сутки на Мастере 5 ошибочных пакетов, на Slave 8-10 ош. пакетов.
Необходимо провести эксперимент на Вашем оборудовании. Для чего необходимо соединить 2 Ваших устройства с DP83865 между собой патч-кордом 5-cat. Прописать в регистры управления след. информацию:
адр: 0x19 (25) => 0xEC00
адр: 0x1A (26) => 0x8000.
Это запускает режим BIST. Прочитать кол-во ошибочных пакетов можно из регистра 0x18. Там будет младшее 16-ти разрядное слово количества ошибок.
Просто при отсутствии хороших средств диагностики это единственный доступный способ проверить свое железо. Если у Вас есть нормальные средства (не компьютеры, а специализированное оборудование типа Ixia, Acterna и т.п.), которыми Вы диагностировали свое оборудование (не менее суток) при обязательном псевдослучайном трафике (хотя скремблер в меди должен стоять), то сообщите, пожалуйста, результаты. Просто я уже боюсь, что эта микросхема не может работать без ошибок.
Ответы, что данная система связи не гарантирует 100% доставку пакетов не принимаются , т.к. это не решает проблему и не объясняет ее суть.
Помогите, плиз! Бьюсь над проблемой более полугода!!!

Тогда рекомендую обратить внимание на то, что в стандарте на 1000BASE-T говорится про BER=10e-10 (это, типа, идеальный линк). Для гигабитного потока, грубо говоря, это одна битовая ошибка каждые 10 секунд. Посчитайте, какие цифры получаются у Вас.

Спсаибо за информацию!
А не подскажите, к каком документе это прописано? Может быть я просто плохо искал.
Дело в том, что когда я включал серьезные тестовые приборы (Acterna) друг на друга, они работали 2 суток и без ошибок. Просто заказчик (конечный клиент) не хочет принимать оборудование для эксплуатации на сети. Мне хотя бы аргументировать надо свою позицию
Тем не менее с корнем зла разобраться все равно хочется
P.S. Эту тему создал мой друг по моей просьбе. Так что проблема эта на самом деле моя.

Дык документ один - IEEE Std 802.3, на данный момент вроде еще действует тот, который 2005.

Открываем главу 40 и в пункте 40.1.1 читаем


Выполняется? Если да, и заказчик изначально требований по BER особых не выдвигал, то пришло время перемещения денег из кармана заказчика в Ваш

...позже...
Кстати, для оптики BER<=10e-12, имейте это в виду.

Кстати, для оптики BER<=10e-12, имейте это в виду.
[/quote]
Уважаемый, Rst7!
Спасибо! На счет оптики Вы правы. Все производители SFP и 1х9 транссиверов заявляют именно эту цифру. Собственно говоря, я и делаю оптические мультиплексоры. Просто залез на гигабит Оптика работает без проблем и в оптическом канале вообще нет ошибок. Стоит неделями в тестовом прогоне. Все ОК.
В мануал залез и действительно нашел 10Е-10. Спасибо!
Теперь, если Вам интересно, посчитаю реальный BER. Реальная пропускная способность гигабитного канала с учетеом пауз между пакетами 12 байт получается 124019,6 Кбайт/с. За сутки пробегает
10715294117,64 Кбайт полезной информации. 8 ош. пакетов в сутки - это 12,144 Кбайт.
Итого: BER = 1,13..e-9.
В общем, не получается Просто в идеале, если убрать что-то, что у меня не так, то должно быть вообще без ошибок.
Еще раз спасибо за помощь!

Эдак Вы себя всего заработка лишите. Не пакеты считаются, а битовые ошибки. Ваш рейт, грубо говоря, порядка 1е-15. 8 ошибок в сутки, это считайте, одна ошибка за
10000 секунд. А рейт 1е-10 - это одна ошибка за 10 секунд. Так что у Вас запас порядка тысячи. Можно еще умножить Ваш рейт на любые желаемые коэффициенты доверительной вероятности и все равно - победа за Вами

А не пробовали ли Вы Замкнуть микросхему саму на себя прям на устройстве, Что при этом получится.

Не пробовал. Вообще-то гигабит - это 4-х парный G.ShDSL, который по моему пониманию не так-то просто завернуть проводами. Я знаю, что Marvell позволяет так делать замыканием пар 1-2 и 3-6, а также 4-5 и 7-8. Но при этом надо еще какие-то спец. регистры прописать. Просто принцип работы G.ShDSL - это обязательное наличие Master-Slave устройств. А как бедная микруха может быть одновременно и Мастером и Slave, я не знаю.
Кроме того не совсем понятно, что именно можно выяснить таким тестом, т.к. тактовая частота будет одна и на приеме минимально подвержена искажениям. (в G.ShDSL она тоже одна , восстановлена в Slave устройстве и передана на мастер). Этим тестом зато можно выяснить, нет ли в моей плате косяков с разводкой питания. Кстати, именно на него я и грешу в последнее время. Делать 6 слоев платы для серийного устройства, бюджет не позволяет, вот и сижу на 4-х слоях. Просто больше уже не знаю, на что и подумать. Все трассы четко расчитаны по волновым сопротивлениям, на каждой ножке питания висит по конденсатору. Поэтому и обратился к мировому сообществу за помощью, чтобы понять, что я один такой с ошибками, или еще есть, или есть, но живут в счастливом неведении

Дык я ж Вам написал, что у Вас все в порядке. Что требования стандарта перекрыты с запасом ~1000 раз.
Или есть возражения?

Уважаемый, Rst7!
Никаких возражений нет! Мне импонирует Ваше чуство юмора! Правда!
Но как упертый баран, я все же хочу докопаться до корня проблемы. Есть, т.е. существуют, железки, которые работают без ошибок. Вот и я хочу, чтобы моя тоже без ошибок работала.
Что касается запаса, то действительно, когда я на Acterna тестировал свои платы, то прибор показал 10Е-13.
Но как же приятно, когда через неделю смотришь и видишь Bit Errors = 0!!!
Отчаявшись, я принялся схему на Marvell 88E1119R городить. Там тоже не все гладко и понятно. Но прежде, чем запущу в производство первую версию, хочу пооооследний разок что-нибудь попробовать с DP83865 (это уже четвернтый разок ). Расфильтровал все линии питания дросселями, еще тщательнее порезал землю и питание во внутр. слоях. Усовершенствовал фильтры по первичному питанию (-60 В). Кстати, как говориться, хозяйке на заметку, у меня по гигабитной оптике (1.25 Гбит/с) валом шли ошибки, пока я не поставил высоковольтные кондеры от сигнальной земли на входные 0V и -60V первичного питания. Либо замыкал 0 Вольт на землю. (Использую DC-DC конвертор TDD15-03S3) Может кто меня и осудит, как чайника, но с этим я столкнулся впервые.

Это хорошо.



Давайте, мы наверное наши описки приведем к одному числу. Это число 1E-13 или 10^-13, а то у нас тут все что хочешь встречается. Я выше и 10E вместо 1E писал, и 1E-15 вместо 1E-13 написал (хотя про запас 1000 написал правильно).



Желание понятно, главное, чтобы оно финансовым вопросам не мешало

1. Как у Вам генерируется тактовый сигнал для PHY? Возможно, проблема в нем.
2. Что за транс стоит?
3. Выкладывайте, наверное, схему и печать, посмотрим.

Присоединяюсь к вопросу, хотя ранее писал сообщение, но его кто-то удалил. Может форум и по интерфейсной части, но в данном случае количество ошибок напрямую зависит от точности установки и джиттера опорных источников.

1. Хороший вопрос Схема довольно кривая. К ПЛИСу подключен генератор, пичем китайский, поэтому название писать не буду, нет смысла, т.к. они (китайцы) при производстве еще спросили, что будем на них писать . Но генераторы на самом деле неплохие. Не знаю, как джиттер и Вандер, но разбег по частоте двух 25Мгц умноженных на 5 (получилось 125Мгц), всего навсего 300Гц на 125-ти Мгц!!!!!!! Это проверено умножением частот друг на друга и выделением разностной частоты. Если интересно потом раскажу, как делается. Так вот, чтобы не нагружать выход генератора несколькими входами, подал сигнал на ПЛИС, а затем с выхода ПЛИСа на DP83865.
Еще пробовал в последнем релизе сделать по собственному генератору около DP. Причем длина линии от генератора до микросхемы не более 1.5 см. Разницы большой по результату не получилось. может быть пара-тройка ошибок за сутки.
Вообще-то, я вылизывал референс такты, т.к. длина линии от ПЛИСа до DP около 8 см, то я согласовывал вых. сопротивление ПЛИСа теминирующим резистором с волновым сопротивлением дорожки. На осцллографе выглядит вполне сносно, хотя не идеально. фронты около 2 нс, но я измеряю цифровым осциллографом который до 500 Мгц. Думаю с ним связаны 2 нс (500 Мгц = 2 нс.).
Но скажу сразу, что в одном из релизов, пока китайские не приехали, я использовал осцилляторы Jauch Quartz GmbH "http://www.arcos.ru.postman.ru/upload/JO75-STP-3V3.pdf".

2. Трансформаторы были и Wurt Electronic, и PULSE H5007.

Сообщение отредактировал PavelTs - Aug 30 2008, 11:19

Есть подозрение, что эти и китайские генераторы построены на PLL и использовать их нельзя, очень большой джиттер. С FPGA выдавать такты тоже не корректно, плохая ЭМС внутри кристалла.

При цене в 1 дол. им дешевле все-таки сделать именно осциллятор. 25Мгц довольно стандартная вещь. Кроме того, как я уже говорил, немецкие jauch генераторы тоже не решили проблемы. И подключение генератора напрямую к DP тоже не подавило ошибки. Где-то в другом надо искать.
Я вот все-таки хочу вернуться непосредственно к первому сообщению о проведении эксперимента у кого-нибудь, кто использует эту микросхему или имеет Eval Board. Надо убедиться, что проблема у только меня и не носит систематический характер.
Схема, по которой я лепил DP стандартная и никуда от Reference Sch не ушла.
Мне уже привезли из Германии Marvell 88E1119R, и схему я закончил, можно начать разводить, но осадочек, что победить National не смог, удручает.