case IIR_CTI:
     for(;;)
     {
       temp = rU1LSR;

       data=rU1RBR; // изначально чтение U1RBR было ниже

       // Если данных нет (RDR=0), выходим
       if ((temp&0x11)==0)
         break;

       //data=rU1RBR; // <- здесь

       // Если ошибка, продолжаем цикл без обработки принятых данных
       if (temp&(7<<2)) // PE,FE,BI
         continue;
       tn_my_queue_isend_polling(&queue,data);
     }

        case U0IIR_INT_ID_RX_TIMEOUT:   // прерывание по отсутствию данных
        case U0IIR_INT_ID_RDA:          // прерывание по приему

            while(U0LSR & U0LSR_RDR)
            {
                uchar uc = U0RBR;
                ...
            }
            break;

if ((temp&0x11)==0)

if (!(temp&0x03))

if (!(temp&0x01))

void tn_uart1_int_func(void)
{
   volatile char temp;
   char data;
   int i;
   int rc;
   temp=rU1IIR;
   switch((temp>>1)&0x7) //-- and clear int source
   {

       ....

   }

   VICVectAddr = 0xFF;
}

//---- pinout -----
  rPINSEL0.....

  ...

  //-- enable access to divisor latch regs
  rU1LCR = LCR_ENABLE_LATCH_ACCESS;
  //-- set divisor for desired baud
  rU1DLM = 0;
  rU1DLL = 32; // 32;    // (60'000'000)/(16*115200)  = 32

  //-- disable access to divisor latch regs (enable access to xmit/rcv fifos
  //-- and int enable regs)
  rU1LCR = LCR_DISABLE_LATCH_ACCESS;

  //-- Enable UART1 rx interrupts
  rU1IER = 0x0F;  //-- Enable int
  //-- setup line control reg - disable break transmittion, even parity,
  //-- 1 stop bit, 8 bit chars
  rU1LCR = 0x03; // нет четности
  rU1FCR = (0x03<<6) | 7;  //-- Int Trigger - 14 bytes, Enable FIFO,Reset Tx FIFO & Rx FIFO

  // DTR не используется
  // AutoCTS=1, AutoRTS=1
  rU1MCR = (3<<6)|3;

    uint register nIIR;
    while( ((nIIR = U0IIR) & U0IIR_INT_PENDING) == 0 )
    {
        switch(nIIR & U0IIR_INT_ID_MASK)
        {
        case U0IIR_INT_ID_RLS: // прерывание по ошибке
            U0LSR;
            ...
            break;

void tn_uart1_int_func(void)
{
   volatile char temp;
   char data;
   int i;
   int rc;
   temp=rU1IIR;
   switch((temp>>1)&0x7) //-- and clear int source
   {
   case IIR_THRE:  // continue sending data
     for (i=0; i<16; i++)
     {
       rc = tn_my_queue_ireceive(&queueTX,&data);
       if(rc != TERR_NO_ERR)
       {
         if (i==0) // нет данных на передачу
           tn_sem_isignal(&semTx1UDRE);

         // ^^^ передача 1-го байта после остановки осуществляется из основной программы

         // (т.к. прерывание THRE вызывается однократно)
         break;
       }
       rU1THR=data;

     }
     break;
   case IIR_RLS: // error manage
   case IIR_RDA: // receive data
   case IIR_CTI: // time out
     for(;;)
     {
       temp = rU1LSR;
       // Если данных нет (RDR=0), выходим
       if ((temp&0x01)==0)
         break;

       // Читаем с вершины FIFO
       data=rU1RBR;
       // Если ошибка, продолжаем цикл без обработки принятых данных
       if (temp&(7<<2)) // PE,FE,BI
         continue;
       tn_my_queue_isend_polling(&queueRX,data);
     }
     break;
   case IIR_MODEM_STATUS:
     // Прерывание CTS or DSR or RI or DCD
     // CTS автоматический
     // DSR не используется
     temp=rU1MSR;
     // Проверяем только RI и DCD (заглушки)
     if (temp&(1<<6)); // Звонок
     if (temp&(1<<7)); // Связи нет

   }

   VICVectAddr = 0xFF;
}

  case IIR_RLS: // error manage
      temp = rU1LSR;
      if (temp&(7<<2)) // PE,FE,BI
      {
         data=rU1RBR;
         ...
      }
      ...
     break;
   case IIR_RDA: // receive data
   case IIR_CTI: // time out
     for(;;)
     {
       temp = rU1LSR;
       // Если данных нет (RDR=0), выходим
       if ((temp&0x01)==0)
         break;

       // Читаем с вершины FIFO
       data=rU1RBR;
       tn_my_queue_isend_polling(&queueRX,data);
     }
     break;