Не могу решить проблему

Используется EP2C35F484.
Банк 1 используется для ввода LVDS сигналов и питается от 2.5v.
В этом же банке находится пин CLK_2, на который заведён LVTTL сигнал с уровнем 3.3v от внешнего тактового генератора, для тактирования PLL1.
Quartus не даёт так делать и выдаёт ошибку, потому что не-дифференциальный сигнал должен быть не ближе 4-х пинов к дифференциальному. В BGA корпусе CLK_2 занимает пин М1, квартус ругается на близость к М5 и М6, на которых LVDS. Если квартус обмануть и сказать что на CLK_2 подаётся дифференциальный LVDS, то всё компилируется и даже работает в железе, но это вроде не правильно на LVDS вод подавать LVTTL. Пины переназначить не могу, потому что так уже сделано в работающем устройстве. Возможности узнать как там сделано нет. А я вот не соображу как же это объяснить квартусу. Помогайте