Привет всем!

Занимаюсь дифф интерфейсом с частотой 250кГц и возник след. вопрос. Корректно ли применять данный интерфейс на высокоскоростных дифф I/O (например LVDS) fpga (Cyclone 2,3)? В пдфе есть ограничения - от 10МГц. Был ли у кого опыт.

2 Bubak - можете в даташит тыкануть где это написано ??
Из опыта - пару раз встречал каку(сказал бы даже г..но) , когда фронт нарастал слишком медленно - на тригере вообсче фантастика была - а на счёт ограничения по рабочим частотам - то сдесь вроде только верхняя граница фирурировала...

>> Cyclone III Device Handbook, Volume 2 - Switching Characteristics - Periphery Performance ->> LVDS Table (может я не то прочитал?

P.S.: в заданном вопросе забыл указать, что применительно к передаче.

Те: корректно ли применять передающий дифф. интерфейс с частотой 250кГц на высокоскоростных дифф I/O (например LVDS) fpga (Cyclone 2,3)?

вполне корректно,
в наших задачах применяется LVDS; вполне корректно передаются любые частоты(вниз) вплоть до постоянного тока. единственным ограничением может быть скорость нарастания фронта, точнее уровень шума на стороне приемника(может привести к ложным срабатываниям)