Последовательные интерфейсы и Avalon, вопросы по созданию и симуляции - Форум разработчиков электроники ELECTRONIX.ru

Wiki

Photo

Forum

Reviews

Help (!)

2 страниц

< 1 2

Последовательные интерфейсы и Avalon, вопросы по созданию и симуляции, переименовано из Q7.2 (SOPC)Не хочет подключать "мое" устрой

Oct 10 2008, 11:01

Сообщение #16

Знающий

Группа: Свой
Сообщений: 716
Регистрация: 27-05-05
Из: Kyiv
Пользователь №: 5 454

Начал симулировать. :-)
Но почему-то не работатет такая конструкция

Код

// wait for acknowledge from slave
while(~avs_s1_waitrequest_n) @(posedge csi_clockreset_clk);

В симуляторе видночто avs_s1_waitrequest_n на положительном фронте posedge csi_clockreset_clk принимает как единичное так и нулевое значение.

Эскизы прикрепленных изображений

Kuzmi4 Просмотр профиля	Oct 10 2008, 11:13 Сообщение #17
Гуру Группа: Свой Сообщений: 3 304 Регистрация: 13-02-07 Из: 55°55′5″ 37°52′16″ Пользователь №: 25 329	2 misyachniy - я не сильно хорошо знаю Verilog, но не могу понять что вы хотите реализовать... По рисунку видно что инвертируется сигнал avs_s1_waitrequest_n на каждом rising_edde, только не пойму откуда задержка ...

misyachniy Просмотр профиля	Oct 10 2008, 11:57 Сообщение #18
Знающий Группа: Свой Сообщений: 716 Регистрация: 27-05-05 Из: Kyiv Пользователь №: 5 454	Цитата(Kuzmi4 @ Oct 10 2008, 14:13) 2 misyachniy - я не сильно хорошо знаю Verilog, но не могу понять что вы хотите реализовать... По рисунку видно что инвертируется сигнал avs_s1_waitrequest_n на каждом rising_edde, только не пойму откуда задержка ... Должна получится задержка на один такт Код // generate acknowledge output signal always @(posedge wb_clk_i) wb_ack_o <= #1 wb_stb_i & ~wb_ack_o; // because timing is always honored Но почему-то не генерится.

Kuzmi4 Просмотр профиля	Oct 10 2008, 12:10 Сообщение #19
Гуру Группа: Свой Сообщений: 3 304 Регистрация: 13-02-07 Из: 55°55′5″ 37°52′16″ Пользователь №: 25 329	В качестве задержки на 1 такт могу порекоммендовать обычный D-триггер

misyachniy Просмотр профиля	Oct 27 2008, 08:02 Сообщение #20
Знающий Группа: Свой Сообщений: 716 Регистрация: 27-05-05 Из: Kyiv Пользователь №: 5 454	Посмотрел I2C от SLS. Передрано с Opecores. Научился симулировать в ModelSim устройства на шину Avalon. Выкладываю исходники I2C через GPIO и Opencores. Verilog + Modelsim + Soft. Папки не "причесывал". ".c" ".h" файлы для работы в папке "software" При разработке, Opencores показался менее гибким для восстановления работы шины после сбоя/коллизии. Atmel 24C256-2.7V оказался капризнее Microchip 24LC256. Если есть вопросы, пишите. Прикрепленные файлы i2c_nios_simulation.zip ( 712.33 килобайт ) Кол-во скачиваний: 31

2 страниц

< 1 2

2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)

Пользователей: 0

Режим отображения: Стандартный · Переключить на: Линейный · Переключить на: Древовидный

Сейчас: 14th July 2025 - 09:35