Если не трудно, проверьте пожалуйста моё произведение. Дан VHDL-код, который нужно переписать в виде процесса без использования условных операторов.
Вот, что я написала (начало оставила без изменения, а пишу вместо оператора if и дальше):
Select
S0 when Reset = "1",
S0 when Reset = "0", clk = "0",
S1 when Reset = "0", clk = "1";
end process;

2 IrinaL - вы вообсче книгу читали ??
И зачем вам машуну состояний "переделывать" в процесс ??
И чем не нравится то, что в книге ??

Я читаю обе книги-и русскую, и немецкую. А переделать в процесс - это такое домашнее задание, которое надо выполнить.

Сообщение отредактировал IrinaL - Oct 13 2008, 16:39

Сдается мне что в задании Вашем речь идет о том чтобы сделать FSM(цифровой автомат) на 3х процессах. То есть в Вашем случае синхронный процесс остается без из менений и добавляются 2 процееса:
- процесс состояний
- процесс выходных сигналов.
первый должен выглядеть так:
Mystate:Process(State)
begin
case State is
when S0 =>
NextState <= S1
when S1 =>
NextState <= S2
when S2 =>
NextState <= S0
when others=>
NextState <= S0
end case;
end process;
второй должен выглядеть так:
Mystate:Process(State)
begin
case State is
when S0 =>
q<= '0';
when S1 =>
q<= '0';
when S2 =>
q<= '1';
when others=>
q<= '0';
end case;
end process;