Входной сигнал оцифровывается АЦП,обрабатывается в FPGA,на выходе формируется дискретный сигнал (меандр) четыре отсчёта на период.Нужно этим меандром засинхронизировать ГУН петлёй ФАПЧ,понятно что возникнет ошибка фазы.Видимо хорошо бы перед фазовым детектором поставить полосовой LC-фильтр.Есть ли какой способ решить эту задачу в цифре(FPGA)?
|